中文 英语

AI和高na EUV在3/2/1nm

在3nm处可能出现EUV双图案;接下来会发生什么还不确定。

人气

德赢娱乐网站【官方平台】半导体工程与Bryan Kasprowicz讨论光刻和光掩膜的问题,他是Photronics技术团队的技术总监和杰出成员;Harry Levinson, HJL Lithography的负责人;Noriaki Nakayamada, NuFlare高级技术专家;以及该公司首席执行官藤村明(Aki Fujimura)d2。以下是对话的摘录。要查看此讨论中的第一个,请单击在这里。第二部分是在这里

SE:几十年来,集成电路行业一直遵循摩尔定律,芯片中的晶体管密度每18到24个月翻一番。在这种节奏下,芯片制造商可以在一个芯片上封装更多更小的晶体管。但是摩尔定律正在减速。任何想法吗?

: D2S是半导体制造行业专门从事GPU加速的软件供应商,它将cpu和GPU的计算能力结合在一起。所以我们是计算能力消费者的一个很好的例子。我们每天都觉得,如果每一美元的计算能力更强,我们可以为制造业做更多的事情。这在科学计算中已经是事实了,就像我们所做的,但是破坏的是深度学习。如果有一家《财富》500强公司没有以这种或那种方式大量投资深度学习,我会感到惊讶。芯片行业出现了一个分歧,超级计算的需求,包括深度学习,正在推动对越来越多的计算能力的永不满足的需求,这些计算能力将来自3nm, 2nm,甚至更多。与此同时,物联网和其他高容量、低成本的应用程序将继续利用落后优势。

莱文森关于扩展技术,我最担心的不是模式。是设备和互连。在那里,没有人真的有解决方案。在光刻中,我们至少有多种解决方案,现在我们有奢侈的选择。我担心了很多关于这些设备。这可以耽误事情。

SE:今天,芯片制造商使用极端紫外线(EUV)单模版技术的光刻技术。但在某一时刻,EUV单图案将达到极限。然后,芯片制造商必须进入EUV双图形或等待高na EUV。(今天的EUV光刻扫描仪包含一个0.33数值孔径透镜,而高NA光刻使用一个0.55 NA透镜。第一个高na极紫外辐射工具预计将在2022年投入研发。)这将如何发展?

莱文森好消息是,芯片制造商已经不再要求抗晶片供应商提供20mJ/cm2抗蚀剂,这是防止0.33 NA EUV光刻延伸到其分辨率限制。所以我们现在看到在EUV抵抗方面有很多进展。我们将看到单个图案0.33 NA EUV扩展到5nm节点。但接下来的问题是,在那之后你要做什么?下一个结点是3nm,随便你叫它什么。这将使用0.33 NA EUV开发双模式。这只是因为带来了像高天才这样的新曝光工具的时间表。然后,当你去制造时,也许你会去高NA EUV。这是你只需要拭目以来的东西之一。它可以去。好消息是我们有解决方案。

Nakayamada: 3nm不使用高na。3nm可以用极紫外双或四倍图案来完成。

se:euv双重图案昂贵又困难吗?

莱文森:如果它只是双重图案,那将是可接受的。你将获得足够的缩小以证明它。我们需要非常好的过程控制。在光学图案中,我们不仅仅是双重图案。我们有这些多个切割层和这样的东西。这不仅仅是因为解决方案。它也是因为过程控制。所以你做这些自我对齐的块和这样的东西。最近有一个使用EUV制造的2nm的IMEC演示文稿多个图案。它需要金属层的四倍图案化。

Kasprowicz:除了Euv Double Patterning之外还有什么选择?我不相信有任何情况,所以你将把它达到下一个节点。此外,高NA扫描仪的Rumored $ 2.5亿美元是任何人的陡峭价格标签。和经验告诉我们,无论技术如何,都需要评估,资格和整合新工具需要时间。我猜想每个公司的第一个高NA工具将需要一段时间才能进入任何类型的制造环境。从那里,我的猜测是你会看到增加的使用,但可能不仅仅是因为成本而不是0.33的NA工具。

莱文森:与EUV双模式,这不是一个大的问题。但是必须在过程控制方面做一些工作。所以我们需要多光束书写器来制作优秀的掩模。我们需要所有的ILT(逆光刻技术)方案来挤出每一点处理能力等等。人们会发现的。

SE:高na EUV的挑战是什么?

莱文森幸运的是,很多问题都是非常基本的。蔡司和阿斯麦的学习曲线已经上升。但我担心高na的一件事是需要更大的改进EUV抵抗。此外,高NA EUV光刻的聚焦深度只有0.33 NA EUV光刻的1/3左右,需要很好的聚焦控制。高工具价格,加上半尺寸曝光场对产量的影响,将使晶圆成本成为一个持续关注的问题。此外,在当前的非偏振光光源下,在0.55 NA处存在图像对比度损失。这些问题都不是不可解决的,但它们会让平版印刷商忙得不可开交。

:需要将满全掩模版设计分成两半,在它们之间具有足够的空间,为如何设计这些芯片时增加了额外的限制。It isn’t possible to stitch the two halves written with different masks perfectly, so the two halves need to be physically separated by some distance during physical design, with the chip designers knowing that a particular layer is going to be written with high-NA. It’s also the case that 1/9th the reticle size in a 3 x 3 array of a chip would not be practical. Therefore, there will be a little more constraint on the physical design of chips with high-NA. However, these devices at the leading-edge nodes are so complex that there are a lot of repeated structures on the design. There’s a human organizational limitation on what can reasonably be designed and verified in reasonable time, and full reticle designs will need redundancy to get reasonable yield. So there are natural partitions in the physical design. Also, high-NA layers are the critical layers, so stitching with interconnect in layers that aren’t written with high-NA won’t be a problem. High-NA does add a constraint to the design, but designers will find clever ways to deal with it.

Kasprowicz高na工具将有不同的成像光学,即它是变形-意味着一个轴是4X和另一个是8X,而不是在前几代都是相同的轴。所以在参考掩模制造商通过典型的掩模流程工作时,有许多未知数,比如数据准备。目前,我们提供分层数据,然后支持布局和断裂。有了变形镜头OPC(光学接近校正)将改变一旦缩放应用。数据验证步骤并不简单。OPC所创建的角度和双缩放将创建的角度,除其他原因外,将要求使用多波束掩模书写模式工具。此外,还有检查,主要是缺陷处理方法。检验工具是否有能力模拟扫描仪,从而通过AIMS检验系统或其他方法识别潜在的缺陷并进一步表征?如果不是,那么可能需要复杂的技术来提供这种评估。所有这些都需要时间和投资来制作合适的工具,这反过来又会提高掩模的整体成本。

SE:今天的EUV掩模由40到50层硅和钼交替层组成,形成了250到350纳米厚的多层堆叠。在堆栈上,有一个以钌为基础的覆盖层,然后是一个以钽为基础的吸收层。今天的EUV遮罩遭受所谓的遮罩3D效果,这可能会导致不必要的图案放置变化。所以在3nm及以上,行业可能需要新型的极紫外掩膜,对吗?


图1:EUV掩模截面。在EUV中,光线以6°的角度照射在遮罩上。资料来源:Luong, V., Philipsen, V., Hendrickx, E., Opsomer, K., Detavernier, C., Laubis, C., Scholze, F., Heyns, M.,“Ni-Al合金作为EUV掩膜吸收替代品”,Appl。科学。(8), 521(2018)。Imec,鲁汶大学,根特大学

Kasprowicz:即使对于今天的0.33纳欧盟扫描仪,也必须开始观察减弱的相移EUV面具和高K EUV面具。虽然我们在验证了验证目前的钽基材料方面取得了丰富的经验,但验证了新材料需要时间。和一个更大的问题是,行业会使行业与钽一起统一,还是根据产品类型(内存与逻辑)有很多不同类型的EUV面具?另一个问题是,我们将使用标准Mo / Si多层EUV掩模空白为高NA的多层结构进行充足的反射率吗?如果没有,则可能需要公平的努力来查看多层空白的备用选项。开发不同EUV掩模类型的决定取决于需要多少努力以及正确的混合物将是创建这些新的EUV掩模类型。它还取决于在随着时间的推移暴露这些空白时会发生多少层次扩散。您也可能不需要与这些下一代EUV空白的多层对,因为它将是更强大的镜子。还有很多未知的东西。空白制造商正在看所有因素。 Once again, in R&D, there is the development of high-k and phase-shift EUV masks for the 0.33 NA EUV tools. That’s where the focus is right now. In the background, many are looking at some of the different multi-layer propositions, as well. No matter what is deposited on it, the mask makers must be able to pattern it. We have to be able to remove or etch it. We have to be able to inspect it and deliver the product in the end.

SE:在某种程度上,一些芯片制造商正在fab和mask车间部署机器学习技术,用于缺陷检测和其他应用程序。我们会看到深度学习在面具制作中的广泛应用吗?

:在电子光束计划的杰出人物调查,我们问了这个主题的问题。大约三分之二的人认为,在2022年将在面膜制作过程中的某个地方部署某种深入学习。有些人认为可能在2023年的某个时候,有些人认为它永远不会被使用。意见并不像你已经问过这个问题一样统一:'将深入学习在自主驾驶中部署吗?“我的个人思想是深入学习将开始在面具上部署。只是为了重申,深度学习是一款特定版本的机器学习。已经使用了深度学习之前的机器学习,特别是在分析大数据方面。Fab和面具商店有很大的数据。但深度学习使全新的可能性能够更好地制造和更快地制造。例如,在执行易于执行ILT的过程中,您可以加快处理非常有点 - 左右2倍或更大。它还可以通过快速估算否则来纳入密集的效果来提高准确性。例如,已经发表了多篇论文,例如对掩模3D效果补偿的使用深度学习。 In addition, because deep learning is so evolved in image processing, applications that automatically analyze SEM images or automatically categorize defects detected by inspection will be deployed in mask shops. Deep learning has a trap in that it is easy to prototype, but requires tremendous amounts of data to make it production quality. Just as the autonomous driving community has found, digital twins that generate data, like an image of a child chasing a balloon or an image of a particularly tricky type of a defect, are critical. You don’t need them for a prototype to show promising results. But you must have them for production deployment of deep learning.

有关的故事

多模式EUV Vs.高na EUV



1评论

留下一个回复


(注意:此名称将公开显示)