中文 英语

作者的最新帖子


在制造测试过程中的MCM和小芯片的调试和可追溯性


几十年来单芯片和产品一直是常态。此外,在包装(SIP)中具有多芯片模块(MCMS)或系统,可以长一段时间。可以理解的是,在硅几何形状继续变小时,随着ASIC和SOC变得更大,有机会将更多功能与最终产品的较小形状因子相结合。因此,Desig的新进步......“ 阅读更多

最后,自动分析所有测试和制造数据


产品质量和产量,运营效率和上市时间继续在半导体行业中占主导地位。添加到这种复杂性是独立提供商的多样化制造和测试供应链,所有这些提供商都以各种格式连续地产生大量不同类型的芯片相关数据。该数据中包含的知识对于Pro至关重要......“ 阅读更多

假设所有“通过”的死亡真的是“好的”死亡是安全的吗?


在一个质量和品牌保护是国王的世界中,汽车和医疗器械行业的情况肯定是严格的最小DPPM(百万分别缺陷)要求是一个共同的约束,“逃生”预防和异常检测的新方法由半导体供应商不断评估和实施,以防止任何有缺陷或边缘的比例......“ 阅读更多

是否已知的良好测试设备相等?


您所知的好零件都通过了所需的晶圆排序,最终测试和系统级测试,并为您的客户运送。然而,众所周知,已知的好部件或设备有时不会保持良好,并且可能最终在现场过早失败,并将客户标记为RMA(退货授权)。但为什么这是一些好的部分早期失败,其他人会......“ 阅读更多

一种更有效的方式来计算数千个测试的装置规范,以提高质量和产量


今天的设备需要在运送到客户之前通过数千个参数测试。一个关键的挑战测试工程师面临,除了优化它们在设备上运行的测试数量之外,是否如何快速准确地定义应使用的真实规格限制来确定设备是“好”。设备规范限制太宽可能......“ 阅读更多

最后,实现了并行网站到现场(S2S)测试的全部好处


A very common and well-known practice by manufacturers during the IC test process is to test as many of the device die or packaged parts as possible in parallel (i.e. sites) during wafer sort and final test in order to increase test time efficiency and lower overall test costs. The constraints that typically restrict how many test sites can be used at any given time are the design I/O and capac...“ 阅读更多