中文 英语

作者的最新帖子


DDR内存中的纠错码(ECC)设计者需要知道的事情


与任何电子系统一样,内存子系统中的错误可能是由于设计失败/缺陷或任何组件中的电子噪声造成的。这些错误被归类为硬错误(由设计失败引起)或软错误(由系统噪声或由alpha粒子引起的内存阵列位翻转等引起)。为了在运行时处理这些内存错误,内存子系统…“ 阅读更多

基本DDR5功能设计师必须知道


JEDEC定义并开发了三种DDR标准——标准DDR、移动DDR和图形DDR,帮助设计人员满足其内存需求。与DDR4相比,DDR5支持更高的数据速率(最高6400 Mb/s)、更低的I/O电压(1.1V)和更高的密度(基于16Gb DRAM die)。DDR5 dram和双内联内存模块(dimm)预计将于2020年上市。这篇文章……“ 阅读更多

使用正确的DDR SDRAM存储器的重要性


选择正确的存储器技术通常是实现最佳系统性能的最关键决策。设计师继续向他们的SOC增加更多核心和功能;然而,增加性能,同时保持功耗低,硅占地面积小仍然是一个重要的目标。DDR SDRAMS,STAM简而言之,通过提供密集,高完管无身来满足这些内存要求。“ 阅读更多