中文 英语

大记忆前来

虽然我们在SRAM和DRAM中居住,但自最近的计算和闪存的黎明以来,这一切都即将改变。对芯片设计的影响是巨大的。

人气

系统架构已经由性能驱动内存。处理器设计人员将喜欢所有的内存快速静态存储器,放置在芯片上,以获得最大性能,但这不是一个选择。内存必须用作单独的芯片并通过印刷电路板(PCB)连接。这些限制了可用I / O端口的数量和数据传输速率。

随着时间的推移,可以集成片上的空间,并且可以集成少量更快的内存。这种更快的缓冲区产生了我们为缓存的设计产生了,并在程序不得不用于其数据的次数中产生显着减少。记忆今天消耗大约一半的芯片区域,但一切即将改变。较小的几何形状在许多方面延长现有技术,新的记忆技术正在准备更换旧的。

一个相关的故事(强烈的回忆)探讨了一些发生的改变,需要降低功耗的需要,并引入了一种新技术,可以对内存架构,即3D IC产生深远的影响。

“考虑Micron的混合记忆立方体在哪里德拉姆切片堆积,“应用工程主任Arvind Shanmugavel说ANSYS / APACHE.。“与正常的DDR方法相比,他们设法将功率降低约70%。”

片上,大多数内存都有很小的变化,其中6T静态RAM电池几十年来没有显着变化。“嵌入式DRAM或闪光更贵,“低功耗平台产品营销总监Anand Iyer解释说花萼,因为它们需要不同的制造过程,而这并不能很好地优化逻辑。所以设计师只在真正需要的时候才使用它们。”

由于出版了一本相关的故事LinkedIn的用户也对其中一些问题发表了看法。半导体顾问Eric Bouche说:“SRAM已经从6T转移到8T,预计这将是不够的,所以电池将变得更大,节点更小。”

事情即将变得更糟
“DRAM需要一个电容器与1个晶体管钻头单元一起进行,电容器不是缩放,”嵌入式内存IP的产品营销经理Prasad Saggurti说:synopsys.。“它们用于使用沟槽电容器,以后是金属绝缘体 - 金属(MIM)或金属氧化物 - 金属(MOM)电容器。这使得位细胞更大,更复杂。“

迁移到Finfets将添加另一轮并发症。“通过SRAM,您对16/14 FinFET有一个问题控制VT可变性,”分子构首席执行官Dave Lazovsky说。“增加阈值电压以功耗的成本为代价,因此您没有得到传统缩小的一些好处。

这影响的不仅仅是记忆细胞本身。“由于finFet工艺技术的限制,只能使用最小尺寸器件的数倍进行尺寸调整,”该公司工程副总裁Hem Hingarh解释说突触设计。“这会产生电路优化问题,特别是对于感觉放大器设计,因为传统的晶体管尺寸不起作用。”
finFETS也带来了新的故障机制,这使得一些人重新考虑他们将不得不添加到设计中的冗余量。Synopsys的Saggurti说:“如果你看看铸造厂的帕累托失效图表,你就会发现,对于较小的几何图形,随着内存容量的增加,就需要增加额外的冗余数量和类型。因此,记忆修复方案的智能化就显得尤为重要。你先做行修复还是列修复?你不能把记忆BiST看作是事后的想法。”

Deepak Sabharwal工程副总裁IPBU埃斯利昂对此表示赞同。“一个典型的1Mb内存块将至少有一个修复元件,可以在位线或字线方向。这些铸造厂提供了关于哪种故障更容易发生的指导方针。最常见的是在位线方向上进行修复,如果您有位线短或在放大器的意义上的故障,这将是必需的。如果我们谈论的是1/2Gb内存块,那么您将需要额外的修复能力。或者,用户可以选择使用ECC而不是维修。这使它们具有动态校正和更高的软容错率的优势。”

Sabharwal有一个额外的问题。“通过高级节点,坏位单元也来自老化。我们继续添加更多的守卫乐队来围绕其中一些问题,但它们在每个节点处呈指数级较大。“
萨格提确实给我们带来了一个好消息。“从平面到finFET的转变一次性减少了泄漏。finFET过程中栅极电容的增加使得动态功率第一次变得更加重要。”
与此同时,新的架构正在出现非易失性存储器,使他们能够离开光刻的极限。他们在接下来的几年内垂直而且在接下来的几年内,我们可以期待看到3D NAND记忆可以使用。这是一个重要的进步,因为Flash技术不符合速度,每个较小的节点都能缩短一生。
新的记忆
几乎每种类型的内存都将在新技术的未来十年内受到威胁。它从旋转硬盘开始,已经受到NAND闪存技术的威胁​​。“这不仅仅是关于性能优势,而是经济学和驾驶每位成本的创新速度,”拉斯沃斯基说。

但即使是NAND Flash是从新内存类型的压力下,最值得注意的是电阻RAM.(RRAM或ReRAM)。适用于展示滞后的忆耳的概念。这允许将材料保留在移除电源之后将其设置为其设置为其。

“勒马的美丽是你做出的较小,物理学适合你的物理工作就越多,与闪存的记忆相反,”拉斯沃斯基解释道。“这是因为Reram基于电阻状态的变化,随着器件变小,因为通过先进的控制器架构,离子与IOFF或RON的比率增加,使多级单元(MLC)更有可能。”

BrianciC.
三星正在开发垂直的ReRAM架构

为什么纪念品如此重要?“我们正在谈论每位PJ,”拉斯沃斯基说。“我们正在谈论10年的数据保留100摄氏度。耐力是数十万个周期,而不是NAND的几千。”

当我们谈到持久性的问题时,还有另一种存储技术可能会威胁到DRAM。它被称为磁阻的内存或MRAM。考虑系统的耐力要求。今天,它们是由DRAM的特征建立的。DRAM单元中的保留是MS,具有较大百分比的操作是刷新周期。如果DRAM被非易失性存储器替换,我们不必在刷新中刻录所有周期,那么耐力的真实规范是什么?根据Everspin Technologies的网页“MRAM具有无限的循环耐力,没有编程造成的损坏或磨损。”

惯性延迟
如果这些新的记忆真的和索赔一样好,我们为什么今天没有在生产应用中看到它们?答案似乎是惯性的。“有很多钱进入DRAM和其他记忆技术,新技术和一个创业公司如何竞争?”在Synapse设计中向Eric Ruetz询问Enginement Mistrial-Simition的主任。“从节点到节点需要很多钱。”

拉斯沃斯基同意。“NAND Flash是30亿美元的行业,在资本基础设施中有数十亿美元需要重新处理。这位四名球员占市场的95%,他们有很多现有的投资。整个成本等式是资本支出,因此他们需要尽可能长的挤奶收入的尾巴。“

“它的工作原理是不够的,”添加Synopsys'Saggurti。“它必须在新的过程技术中复制。因此,如果铸造厂可以在18个月内培养新的过程,这些技术也可以在该时间范围内提供吗?否则,高批量应用不会使用它,并且它们将在几年内移动到新节点。“

添加,首席技术官唯一:“技术和经济挑战仍然阻止这一点成为未来四年的主流。”

该承诺是对于具有SRAM属性但也是非易失性的通用内存。“这很棒,但主流证明就没有,”SAGGURTI说。“我们需要在切割边缘节点处在主流过程中看到它。闪光迹线前沿由几个节点,如果MRAM和纪念日仍然是4或5节,那么大批量人员不看它,因此没有人会看它。“

新应用程序
虽然大多数人正在寻找尖端应用,但似乎凌光可能会通过另一扇门开始蠕变。大多数消费产品今天建立在40nm或55nm的过程技术中。这是微控制器市场,这是新兴应用市场可能被喂养的市场 - 事物互联网(物联网)。

物联网市场需要较小的马力计算引擎,例如具有用于连接到互联网的集成调制解调器的微控制器。现有解决方案具有少量嵌入式NVM,主要是内存。

“挑战,也是更重要的,”拉斯托夫斯基说。“由于架构,超过40nm的规模极为挑战。这些甚至比在耐久性领域与NAND经历的那些更放大。另一个问题是,也不使用高电压,通常至少10伏,并且转化为功耗。“

如果我们考虑另一个因素- ReRAM可以使用标准CMOS工艺建造-那么它开始看起来非常诱人。与NOR Flash相比,这减少了大约8个掩模步骤,降低了成本和功耗。性能怎么样?“切换速度已被证明可降至10nS,”Lazovsky说,“而且还增加了续航时间和数据保存优势。”

“一旦它接近嵌入式RAM的性能,”唯一的IYER说,“更多系统将被设计为在包中的NVRAM中”执行“。真正的关机将是快速的。

一旦它开始,我们可以期待看到滑坡。“Reram将侵占NAND,然后它将蚕食DRAM对于某些应用程序,其中功耗和每位的成本很重要。”拉斯沃斯基看到没有什么可以阻止火车。“考虑使用不断刷新的DRAM芯片银行的企业存储应用程序。与DRAM相比,RRAM将每比特的成本减少10倍,然后电源的减少将超过一个数量级。“

随着这些优势,问题可能不是“如果”发生变化,但“何时”。当它的时候,我们将能够重新考虑我们设计系统的方式的许多方面。大记忆变化的日子即将到来。



1评论

泰米尔巴尔里 说:

人们可以做所有的可能性,而且,NAND可以找到任何可以使用RAM

发表评论


(注意:此名称将被公开显示)