中文 英语

3nm的大麻烦

开发一个复杂芯片的成本可能高达15亿美元,而功率/性能的好处可能会下降。

受欢迎程度

随着芯片制造商开始在市场上推广10nm/7nm技术,供应商也在加速开发下一代3nm晶体管类型。

一些公司已经宣布了3nm的具体计划,但向这个节点的过渡预计将是一个漫长而崎岖的过程,充满了一系列的技术和成本挑战。例如,3nm芯片的设计成本可能超过令人瞠目结舌的10亿美元。此外,在3nm处也存在一些不确定性,这些不确定性可能在一夜之间改变一切。

然而,这并没有缺席任何人。三星和Globalfoundries分别宣布计划开发一个名为A的新晶体管技术纳米柜FET.,在3nm处具有所谓的可变宽度。三星,一个人希望在2019年到2019年提供PDK(版本,版本01),计划在2021年举行生产。同时,TSMC正在探索3nm的纳米柜FET和相关技术,但尚未宣布最终计划。与此同时,英特尔并非谈论其计划。

晶体管在芯片中充当开关。的Finfet.当今最尖端的晶体管,在16nm/14nm和10nm/7nm的波长上都有进步。预计在2020年左右,5nm的finFET会出现,但如果没有一些新的突破,3nm的finFET可能会失去动力。


图1:Finfet与平面:来源:LAM研究

这就是为什么该行业正在探索纳米片和纳米线FET,这被认为是从今天的FinFET的进化步骤。在FinFET中,通过在翅片的三个侧面上实现栅极来实现电流的控制。

纳米片场效应管和纳米线场效应管都被归类为gate-all-around技术。他们在结构的四个侧面实施栅极,使电流更容易控制。在纳米片/纳米线中,一个finFET被放置在它的一侧,然后被分成独立的水平片,这些水平片构成了通道。一道门环绕着通道。

与纳米线相比,纳米晶片FET具有更宽的通道,该通道转化为设备中的更高性能和驱动电流。这就是为什么纳米仓所在市场上获得势头。

但是迁移到纳米时段或纳米线FET不是一个简单的事情。有关一件事,门满式设备的性能和缩放优势是值得简言的。“该行业需要获得功能性的重大增加以及晶体管成本的小幅增加,以证明3NM的使用证明,”国际商业战略首席执行官(IBS)的首席执行官亨德尔·琼斯说。“问题是3nm的定义和(理解)门全息的真正好处。”

设计成本也是一个问题。根据IBS的数据,总体而言,集成电路设计成本从28nm平面器件的5130万美元跃升至7nm芯片的2.978亿美元,5nm芯片的5.422亿美元。但根据IBS的数据,在3nm技术下,集成电路的设计成本从5亿美元到15亿美元不等。15亿美元的价格涉及英伟达的一个复杂的图形处理器。


图2:集成电路设计成本上升

因此,在甚至考虑切换到3nm之前,客户可能会更长的节点更长,例如16nm / 14nm和7nm。有些人可能永远不会移动到3nm。如果出现门,如果出现门,则可能会超出其目标日期为2021的目标日期。

还有一些人可能转向纳米片,但这将是一项艰巨的任务。为了帮助行业领先,半导体工程公司已经全面关注了门户和制造挑战。德赢娱乐网站【官方平台】

缩小选项
集成电路市场分为几个细分市场。芯片制造商在这方面处于领先地位,他们在300mm晶圆厂中增加了16nm/14nm甚至更高的芯片。在这些晶圆厂中,芯片制造商也生产超过16nm/14nm的产品。

此外,较老的200毫米晶圆厂的芯片需求巨大。并非所有客户都需要尖端节点的芯片。该公司业务发展副总裁Walter Ng表示:“如果你计算一下成本等式,计算结果很容易告诉你,由于finFETs的成本仍然相当高,要获得回报是非常具有挑战性的。联华电子。“找到第一个finFET节点是一回事。超越这一点是另一回事。只有少数人买得起。”

仍然存在需要最新进程的应用程序,例如机器学习、服务器和智能手机。“当然,我们这些从事半导体制造软件的人肯定需要更多的计算能力。如果我们今天能以同样的成本买到10倍的东西,我们会很高兴的。公平地说,所有其他科学和工程计算社区都处于类似的情况。Aki Fujimura.,香港邮政首席执行官D2S.

在前沿,该行业多年来一直保持要求。在每个节点上,芯片制造商将晶体管规模缩放为0.7倍,使行业能够在每匝处提供15%性能提升,加上35%的成本降低,50%的面积增益和40%的功率降低。

当英特尔从平面晶体管移动到22nm的Finfet时,大平洋发生了大次。铸造件随后有16nm / 14nm的Finfet。FinFET提供更低的功率的性能。

但是在每个节点上,流程成本和复杂性都是针对FinFET的飙升,因此现在,完全缩放节点的Cadence从18个月延伸到2.5年或更长时间。此外,较少的代工厂客户可以推动到高级节点。

展望未来,由于成本,客户可能会更长的节点。例如,7nm FinFet为大多数应用提供足够的电源,性能和面积缩放优势。“7nm将成为一个长寿的节点,”加州州长加州帕顿说globalfoundries

尽管如此,一些芯片制造商计划将FinFET延伸至5nm。但在5米处,设计成本升级。此外,缩放益处对于5nm finFET是可疑的。“5nm将成为这些半节点之一。帕特顿说,它在性能改善和缩放方面非常类似于10nm和20nm。“

从那里,行业正在努力将FinFET扩展到3nm。到目前为止,它正在进入障碍,这意味着FinFET可以在3nm下蒸汽耗尽。“我们花了很多时间,行业花了很多时间,仍然试图提出能够让我们在3nm上与FinFET的绩效助推器。例如,如果我们发现低k个垫片的突破,那么治疗Finfet的性能就会有很大的帮助。但今天,它不适用于制作3nm目标的价值观,“IMEC的半导体技术和系统执行副总裁Stiegen说。“今天在3尼姆为我们,FinFET开始奋斗。所以在3nm时,我们需要找到Finfet的严肃性能助推器,或者我们必须改变,让我们对纳米片说。“

业界在前段时间认识到。多年来,该行业一直在评估几个下一代晶体管选项,如门 - 全部,TFETS.,垂直纳米线和具有III-V材料的finfet。有一段时间,纳米线FET是最受欢迎的。纳米线仍然是可行的,但纳米片正在获得动力。TFETs和垂直fet用现在的技术很难制作。

纳米线和纳米棋屋有一些权衡。“只是为了将纳米线和纳米电池放在角度,纳米液通常比纳米线的性能得分更高。它有一个更胖的频道,你能够在那里推动更多的电流,并且从反演的角度来看它将更加稳定。它会遭受密度缩放透视与纳米线的痛苦。这是一个权衡,“David Fring说,计算产品副总裁大卫炒Coventor,林研究公司

在两种技术中,纳米柜FET有一些优点。“这是全面的最逼真的结构。它将包括具有可变纳米片宽度的纳米片,并且具有超过90%的兼容过程,Finfets表示,“S.D表示。逻辑高级副总统蒲根三星

去年,三星推出了所谓的4纳米多桥通道场效应晶体管(mbcet)。mbcet基本上是一个纳米片FET。最近,三星表示将以3nm而不是4nm的速度出货。

此外,GlobalFoundries正在开发类似的技术,其他人也在探索它。“我们的下一个节点可能涉及Nanosheets,”GlobalFoundries'Patton说。“这绝对是进化步骤(来自FinFET)。”

与此同时,台积电(TSMC)透露将把finFET扩展到5nm。在3nm波长下,该公司正在探索纳米线和纳米片fet。台积电负责研发、设计和技术平台的高级副总裁Y.J. Mii表示:“我们正在考虑两者。”台积电尚未公开宣布其最终决定。

显然,在3nm领域,代工厂之间的竞争正在升温。该公司负责新产品和解决方案的副总裁Klaus Schuegraf表示:“全方位盖特为铸造厂提供了一个机会,通过首先引入新的设备架构,铸造厂不仅可以展示制造方面的领先地位,还可以展示技术领先地位。PDF的解决方案。“但所有这些建筑上的改变都让你付出了一些代价。他们将花费你新的表征技术。他们肯定会让你们购买新的工艺设备。这需要做很多工作。”

另外,制造成本是巨大的。" 3nm制程开发成本将为40 - 50亿美元,每月生产4万片晶圆的成本将为150 - 200亿美元," IBS的Jones称。

然后,即使有了新的晶体管结构,在成本上升的同时,规模缩减的好处也在减少。三星设备解决方案部门代工业务执行副总裁兼总经理钟彬娴表示:“在14nm之前,每个节点的价格/性能都有30%的提升。“从14nm到10nm,有超过20%的改进,而在小于10nm的地方有超过20%的改进。在3nm处,改进了约20%。”

考虑到这一点,问题是纳米线/纳米柜是否将为FinFET提供任何缩放或性能效益。在最近的一篇论文中,IMEC描述了一种带有三个堆叠床单的纳米片FET。每张纸的宽度为20nm。装置的垂直间距为12nm。

IMEC纳米齿FET具有42nm的栅极间距和21nm的金属间距。相比之下,根据IMEC的说法,5nm FinFET可能将48nm栅极间距与28nm的金属间距一起包含。

基于这些指标,纳米片FET提供了相对于5nm finFET适度的缩放提升。但这项新奇的技术有一些有趣的特点,即能够改变设备中通道或片的宽度。例如,一个更宽的纳米片FET可以提供更多的驱动电流和性能。一个狭窄的纳米片具有更少的驱动电流,但它所占的面积更小。

“关键元素是可变的宽度。您可以更好地控制鳍片的变量高度,“IMEC的逻辑集成和设备总监Dan Mocuta说。

“在finFET技术中,器件的宽度是量子化的。你可以有一个鳍,两个鳍,三个鳍或别的什么。在纳米片中,你有固定数量的纳米片叠在一起。但你可以调整宽度。现在,你可以获得连续的器件宽度,这是在finFET中没有的。”“例如,你想要有一个能驱动大量电流的区域。这可以作为缓冲。然后,您希望拥有一个占用空间很小的SRAM。芯片可以满足不同的需求。”

Nanosheets很有希望,但这不是唯一的选择。突破,FinFet可以延伸超过5nm。另一种选择是等到行业发展更好的晶体管。另一种方式是通过将多个设备放入高级包中来获得缩放的好处。

模式nanosheets
同时,除了一些例外,栅全能器件(纳米片和纳米线fet)和finfet的工艺步骤是相似的。然而,制造一个全方位的闸门设备是具有挑战性的。模式化和缺陷控制只是其中的一些问题。


图4:堆叠的纳米片处理序列和TEM。资料来源:IBM,三星,GlobalFoundries。

在纳米片和相关设备中,第一步与FinFET不同。目标是使用外延反应器在基板上进行超格结构。超格子由硅锗(SiGe)和硅的交替层组成。至少,堆叠将由三层SiGe和三层硅组成。

然后,在堆栈上标出微小的片状结构。对于这一点,行业希望极端紫外线(EUV)光刻。“问题是如何在晶圆上形成图案来实现这一点。在finfet中,鳍片是直的和规则的。你可以使用自对齐间隔技术来打印这些。”Imec的Steegen说。“(对于纳米片),我可以在单次曝光的EUV中打印出几乎所有不同的线宽间距。”

然而,euv,芯片制造商面临着一些重复挑战。“从图案化的角度来看,有趣的是,我们回到具有可变宽度的设备,”GlobalFoundries技术研究高级和高级总监Harry Levinson表示。

“如果我们回到可变宽度,就像我们在平面晶体管的日子里所做的那样,它非常希望与EUV光刻直接打印那些,”Levinson表示。“但是现在,如果我们回到具有与旧平面晶体管相似的图案化要求的设备,我们就重新攻击了直线边缘粗糙度。需要更少的东西。“

LER定义为特征边缘与理想形状的偏差。特征边缘的任何偏差都可能影响晶体管的性能。

晶体管的挑战
与此同时,在形成模式流之后,下一步涉及到浅层沟槽隔离结构的形成,然后是内部垫片的发展。

然后,使用替换过程,在超格结构中除去SiGe层。反过来,这使得硅层与它们之间的空间留下。每个硅层形成片材的基础,其是装置中的通道。

“你访问牺牲材料的方式是你俯视大门。你必须有一种能够脱落并去除牺牲材料的化学,“IMEC的Mocuta说。“纳米片越宽,越难以去除这种材料。它必须是一个各向同性的蚀刻。它也必须横向走。它必须非常有选择性。“

挑战是在底部的源/漏区进行横向各向同性腐蚀。这是一个需要解决的问题。但还是有解决办法的。

最后,沉积高k /金属栅极材料,从而形成栅极。门围绕着每个纳米片。

对于这一步骤和其他步骤,行业需要新的或更先进的工具。“我们相信,选择性沉积和选择性蚀刻将是这些节点进入的基础。电话,在最近IEEE国际互连技术会议(IITC)的演示文稿中。“我们正在寻找选择性过程,而不仅仅是选择性沉积。沉积不是实现选择性的唯一方法。你必须看看选择性蚀刻或结合可以选择性的一些治疗。“

选择性蚀刻涉及原子层腐蚀(啤酒)。由多个供应商提供,ALE选择性地除去有针对性的材料,而不会损坏结构的其他部分。

巨大差距是一种称为区域选择性沉积的技术。由此,目标是将金属存放在金属上的电介质或电介质上。它仍在研发中。

互连问题
还有其他挑战,也就是互联。互连线——芯片中的微型铜布线方案——在每个节点上变得更加紧凑,导致芯片中出现不必要的电阻-电容(RC)延迟。

为了解决这些问题,英特尔在10nm的两个互连层中,从传统的铜材料转向钴材料。其他人则坚持使用7nm的铜。

但如果铜可以延伸到3nm,则目前尚不清楚。因此,该行业正在探索互连的其他金属,如钴和钌。

对于这一点,现在说3nm会发生什么还为时过早。"在未来,金属化将面临更多挑战,"该公司全球产品经理Jonathan Bakke表示应用材料。“整个行业都有一个非常清晰的5nm路线图。除此之外,还有很多问号。我们看到,在未来几年的某个时候,全能大门可能会发生。我们还没有确切的时间,但在这个领域还有很多工作要做。”

过程控制问题
检查和计量也很关键。晶圆检查用于发现芯片缺陷,而计量是测量结构的艺术。

大门 - 全面呈现出一些挑战。“在许多情况下,鉴于渠道被埋葬,我们将不再能够依赖CD-SEM甚至用于工程级测量的测量,“过程控制解决方案技术总监John Mccormack表示KLA-Tencor

“相反,将需要增强的光学CD(OCD)计量系统和模型。例如,在这些高级设备结构中,内部间隔物是确定栅极长度的最关键参数。由于这在牺牲SiGe中嵌入,因此对顶部CD-SEM不可见,因此需要先进的OCD测量,“McCormack表示。“此外,随着我​​们在从Plantar到FinFET设备的转换中看到的,将继续增加多个集成单元处理步骤的关键尺寸。这似乎很可能继续利用多种测量步骤和类型的SPC和APC控制的趋势。“

对于门满,芯片制造商不仅需要OCD,而且还需要透射电子显微镜,X射线和其他技术。

可以肯定的是,该行业可以制造纳米片。它可以完成任务了。但这需要大量资金。问题是,从长远来看,这样做是否值得。

相关案例
10/7纳米的竞赛
什么是FinFET之后?
超过3nm的晶体管选项
7/5nm及以上的量子效应
EUV的新问题领域
原子层腐蚀的下一步是什么?
Finfet Metrologology挑战成长
扩展IC路线图
200mm fab runch.



发表评论


(注意:此名称将被公开显示)