中文 英语

散装CMOS Vs. FD-SOI

28nm和22nm正在成为更有趣的工艺节点。

受欢迎程度

芯片市场的前沿越来越多地出现了分歧:是转向finfet,还是继续使用28nm,使用不同的材料,甚至可能使用更先进的封装。

关于采用哪种方法的决定通常归结为性能、功率、形式因素、成本和单个技术的成熟度。所有这些都因市场、供应商和流程节点而异。但是,这些决定也可能很快改变,因为所有这些技术和方法都受到永久变化和修改的影响。

在最近的活动中,Sigma Designs首席执行官Thinh Tran描述了基于Cabless IC设计房屋的弗里蒙特的过程技术挑战。如今,Sigma设计的消费者芯片基于28米及以上的各种平面过程。该公司最终希望将其芯片移动到一个具有良好性能和低功率的过程中。

“我们需要一些负担得起的东西,因为我们所在的市场竞争非常激烈,”Tran说。“我们还需要找到下一个节点来降低成本。”

问题是没有一种流程适合所有的应用,而Sigma design没有资源来开发基于此的芯片finFETs在16nm/14nm以上。“我们负担不起finFETs,”他说。“我们的产品周期很短。与所有大公司相比,它们的交易量并没有那么大,这样的投资没有意义。你的投资永远也拿不回来了。”

其他中小型芯片公司也面临着类似的挑战。迁移到finfet太昂贵了,而且模拟混合信号设计不需要它们。事实上,经济问题超出了28nm。根据Gartner的数据,总体而言,16nm/14nm芯片的平均设计成本约为8,000万美元,而28nm平面芯片的设计成本为3,000万美元。出于这个原因和其他原因,许多代工客户将选择使用28nm或以上的芯片。特别是28nm节点,预计在可预见的未来仍将流行。

与此同时,为了保持这些领先的平面工艺在长期竞争中具有竞争力,代工供应商正在增加他们的产品。例如,台积电其他人继续演变他们的28nm批量CMOS流程。一般来说,散装互补金属氧化物半导体指建立在标准硅片上的芯片。

在另一个前面,三星正在加紧28nm完全耗尽的绝缘体上硅(FD-SOI) 技术。globalfoundries与此同时,该公司正在准备22纳米版本的平面FD-SOI技术。这两家代工厂还在扩大各自的第三方EDAIP.FD-SOI组合。

与批量CMOS相比,FD-SOI利用SOI晶片,在衬底中加入一层薄薄的绝缘层来抑制泄漏。

那么,在这种令人困惑的情况下,铸造厂客户应该走哪条路呢?这取决于许多因素。“我不会说这是一种技术或另一种技术,”三星半导体(Samsung Semiconductor)代工营销高级总监Kelvin Low说。“有很多选择。这就是铸造厂与设计师和客户坐下来了解最终产品层次目标的重要之处。”

挑战
代工厂商正在平面节点上扩大他们的努力,这是有充分理由的——集成电路行业在减速中正在发生变化摩尔定律以及该领域研发成本的迅速增加。不久以前,有相当数量的铸造客户遵循摩尔定律,可以移动到每一个前沿工艺节点。但如今,能够负担得起迁移到每个节点的客户越来越少,特别是在16nm/14nm及以上的节点。这有助于解释为什么铸造行业的客户群在不断萎缩。

一段时间以来,代工厂商一直在寻找领先优势之外的新商机。这涉及到那些开发芯片的客户,这些芯片的规模不一定符合摩尔定律,特别是用于模拟、混合信号和射频。

对于这些设备来说,市场保持稳定。该公司产品管理和营销总监Luke Schreier表示:“我们看到,对射频集成电路(rfc)、汽车模拟和物联网设备供应链各个部分的测试需求正在增加。国家仪器(倪)。“还有爆炸传感器技术。从我们的角度来看,这是一个令人兴奋的市场,因为它们既提供了模拟/射频测量的尖端技术要求,也为测试总成本带来了困难的业务挑战。”

在这一领域,一些新的、规模可观的业务正在出现。其中之一是物联网据GlobalFoundries预计,到2019年至2020年,半导体市场的规模将达到500亿美元至750亿美元。该公司表示,物联网芯片业务涉及多个应用,如消费、工业自动化、医疗、智能家居/建筑和可穿戴设备。

与此同时,代工客户面临着一系列不同的挑战。多年来,客户可以相对容易地从一个平面节点迁移到另一个平面节点。平面技术很容易理解,而且相对便宜。

一种平面技术,28nm,尤其受欢迎。三星的Low表示:“28nm在很长一段时间内都将是最佳选择,尤其是在成本和性能方面。”此外,28nm技术的制造成本相对较低,因为它可以利用成熟的、低成本的单图案光刻技术。

许多铸造顾客希望在28nm以下扩展,但它更加困难,更昂贵。在20nm,193nm波长光刻技术达到了物理极限。前进的道路需要双模式,它提供了30%的间距减少,并需要两个单独的光刻和蚀刻步骤来定义一个单层。

“(双重图案化)是继续缩放所必需的,”GlobalFoundries CMOS平台业务部门的副总裁Subramani Kengeri说。“它没有自由。晶圆成本开始上涨。“

反过来,这会影响整体芯片成本。“历史上,我们的客户已被习惯于从节点到节点获得大约30%的模具成本改进,”Kengeri说。“但这开始减速超过28nm,因为模具收缩优势通过成本上升抵消。”

一些能够负担得起这些成本的代工客户正在转向16nm/14nm。这些客户需要用于高端应用的finFET晶体管,例如FPGA,图形芯片和处理器。但是很大一部分代工客户永远不会转向16nm/14nm或更高的产品。

该公司全球销售和营销副总裁Yawlin Hwang表示:“一个主要原因是转向16nm技术的经济成本太高。全球Unichip,一家无晶圆厂ASIC设计公司。

然而,对于铸造顾客来说并不毫无希望。客户有几个选项,可以移动以下路径:

•留在28nm散装CMOS;
•转向新的28nm批量CMOS变体,或
•在28nm和/或22nm迁移到FD-SOI。

每个铸造厂客户都有不同的要求。例如,Sigma设计基于几个因素掩码成本,上市时间,性能,功率和非易失性存储器和RF IP支持的决策基于其过程技术决策。“当我们考虑要使用的技术节点时,”NRE成本成为一个非常重要的因素“,”Tran说。

单就成本而言,西格玛设计公司已经排除了finfet。现在它正在考虑几种选择,包括22nm FD-SOI。

FD-SOI vs finFETs吗?
这就是困惑的开始。例如,一些行业专家将finFETs和FD-SOI定位为直接竞争对手。还有一些人将finfet置于晶体管光谱的高端,而28nm和22nm FD-SOI则被视为28nm批量CMOS的低功耗替代品。

这两种观点都有一些优点,但目前的想法倾向于后者,而不是前者。“finFETs和FD-SOI都有不同的成本点,”三星的Low说。“14nm finfet是为了更好的性能,更低的功率和更多的缩放而创造的。FD-SOI由平面晶体管组成,对于物联网类应用具有非常低的功耗属性。”

FinFETs和FD-SOI有一些主要的区别。首先,finfet是一种类似3d的结构。在finfet中,电流的控制是通过在鳍片的三面每个面都实现栅极来实现的。

如今,GlobalFoundries、英特尔、三星和台积电都在加快finFET工艺。此外,finFET还将从16nm/14nm扩展到7nm,甚至更远。

相比之下,FD-SOI是一种需要专门的SOI基板的平面技术。在基板内,存在超薄层的硅层,其位于掩埋氧化物的顶部。FD-SOI认为提供了批量CMOS的若干优点。在基本散装CMOS晶体管中,存在源极和排水管。电流通过频道从源流到漏极。

随着芯片制造商在每个节点上扩展晶体管,通道长度变得更短。因此,渠道可能遭受所谓的短渠道效应。这反过来又降低了设备的亚阈值斜率或关断特性。

另一个问题是晶体管的可变性。简单地说,给定的体积CMOS晶体管在器件中的表现可能与其标称行为不同。这可能在阈值电压方面产生随机差异。罪魁祸首是一种叫做随机掺杂涨落(RDF)的现象。根据专家的说法,RDF是由沟道中掺杂原子的变化引起的。

“自从65纳米以来,我们一直在谈论RDF和HALO设计,并处理静电学士学位,”高级技术人员IBM研究。28nm体块多晶硅的短通道效应很差。而且由于它相对较厚的介质,它的RDF也相对较差。”

为了帮助解决RDF和通道问题,芯片制造商将高k/金属栅技术应用到28nm块CMOS中。“高k版本改进了这两方面,”他说。因此,28nm高k是一个非常成功的节点。”

但即使是高k/金属栅极,批量CMOS仍然存在问题。“在传统的晶体管,门下方的沟道区被移动电荷耗尽,使掺杂剂原子离子化,“他说。“来自这些原子的电荷以及栅极工作函数,设定阈值电压。耗尽区域的深度控制静电。耗尽区下方是中性硅,具有很多移动载体。“

目前有几种解决方案。一种是FD-SOI等完全耗尽的晶体管技术。另一种是finfet,它具有完全枯竭技术的特点。

“对于完全耗尽的SOI,硅是如此薄,没有中立区域,”钩子说。“耗尽区域的厚度,并且因此静电,而不是掺杂,而是通过物理厚度确定。事实上,您可以完全消除兴奋剂并基本上得到相同的静电。没有掺杂意味着更好的移动性和更少的变化。“

finfet也解决了这个问题,但技术成本很高。胡克说:“块状finFET确实在其表面下有一个寄生器件,必须通过掺杂才能关闭。”“所以,这肯定有一些缺点。”

总之,FD-SOI解决了RDF和短通道效应。反向偏差是FD-SOI的另一个关键卖点。这个特性使IC设计者能够调制晶体管Vt,使他们能够调整性能和功率。

尽管FD-SOI具有明显的优势,但多年来在市场上的应用相对有限。直到最近,IBM和意法半导体还是少数几个采用FD-SOI的芯片制造商之一。英特尔、台积电和其他公司从未支持过这种技术。

这主要有两个原因。首先,SOI衬底的成本高于大块CMOS晶圆。其次,FD-SOI生态系统(包括EDA工具和IP)比较落后。高德纳(Gartner)分析师Samuel Wang表示:“大宗CMOS晶圆价格较低,因此FD-SOI很难与之竞争。”此外,28nm bulk已经存在多年了。设计师的技能已经确立。”

不过,在过去的一年中,FD-SOI阵营在几个方面取得了进展。例如,随着NXP、瑞萨(Renesas)、索尼(Sony)和其他公司纷纷加入FD-SOI行列,其客户群正在增长。

此外,FD-SOI铸造厂正在扩大他们在这一领域的努力。例如,三星正在调整其28nm策略。此前,该公司提供28nm bulk和28nm FD-SOI工艺。在新的战略下,三星将在所有新的28nm设计中推广28nm FD-SOI。

三星的Low表示:“我们打算专注于所有使用28nm FD-SOI的新设计。”“当然,我们仍然支持使用28nm批量生产的现有客户。这是不会改变的。但我们认为FD-SOI有足够的优势来吸引新客户和设计师。”

去年,三星为28nm FD-SOI设计了一款带式IC。Low称,目前,该公司已有12条胶带,还有几条正在生产中。他表示,FD-SOI在汽车、消费者、物联网和移动领域正获得越来越大的吸引力。三星还将射频添加到FD-SOI组合中。他说:“从明年开始,我们还将增加嵌入式非易失特性。”

与此同时,GlobalFoundries正在准备22nm FD-SOI,一种平面工艺,据说可以在28nm成本下提供finFET性能。此外,该公司还在该技术中添加了射频和更多ip。

那么,客户为什么要考虑22nm FD-SOI而不是其他工艺呢?GlobalFoundries的肯盖里说,这是一种低功率的工艺,可以在0.4伏电压下工作。“成本和能源效率(是关键原因),”他说。

但要获得更广泛的采用,FD-SOI仍然必须解决成本。“SOI晶片显然比散装晶圆更昂贵,”大卫炒,首席技术官Coventor。“但相对于整个晶圆加工成本而言,价格差异非常小。SOI流程流在流程简化方面有一些好处,比如一个更浅/更简单的STI模块。通常,在这样的模块中节省的流程可以消除整个基板的成本差异。晶圆成本也将取决于产量。如果FD-SOI成功量产,晶圆成本将进一步降低。”

在散装
不用说,批量CMOS阵营并没有认输。例如,台积电最近推出了28ULP,一种低功耗的28nm技术。该工艺是其流行的28HPC+技术的一个子集。

“此外,将会有越来越多的28nm不同规格的ip被开发出来,”Global Unichip的Hwang说。“台积电将继续大规模提高功耗。”

据Gartner的Wang称,目前,基于成本和其他因素,28nm批量CMOS仍将是主导技术。王说:“FD-SOI胶带的数量似乎有所增加,但FD-SOI的势头仍然没有增强。”

那么,哪一种技术,批量CMOS还是FD-SOI,会长期占上风呢?这两种技术各有优缺点,让代工客户面临一些艰难的选择。

有关的故事
高级节点的挑战-第1部分
高级节点的挑战-第2部分
高级节点的挑战-第3部分
FD-SOI Vs. finfets -第1部分
FD-SOI Vs. finfets,第2部分
FD-SOI Vs. finfets,第3部分



2评论

JohnK26 说:

当您从散装转向SOI时,将有许多问题需要考虑。请考虑查阅ISSCC 2003年的论文网址=http://ieeexplore.ieee.org/xpl/login.jsp?tp=&arnumber=1234287&url=http%3A%2F%2Fieeexplore.ieee.org%2Fxpls%2Fabs_all.jsp%3Farnumber%3D1234287
Steve Liles现在在高通公司工作,他是我们从批量到SOI转换的专家之一。

你会惊讶于各种MOS器件的S/D耦合和需要考虑的额外噪声裕度。

glory.kim 说:

我没有读2003年ISSCC的文章,但当时主要的SOI是PDSOI,但目前的SOI是FDSOI。技术的发展已经克服了过去的所有问题。

留下一个回复


(注意:此名称将公开显示)