中文 英语

EUV面临的挑战依然存在

圆桌上的专家:将EUV投入生产的挑战,以及为什么DRAM将在未来需要先进的光刻。

受欢迎程度

德赢娱乐网站【官方平台】半导体工程坐落下来讨论光刻和光掩模与布莱恩卡斯沃思,技术卫生主任以及光伦基技术人员的杰出成员;HJL光刻校长Harry Levinson;Noriaki Nakayamada,Nuflare的高级技术专家;和Aki Fujimura,首席执行官D2S.。以下是那次谈话的摘录。为了查看第一部分的讨论,请点击这里。

SE:在高级节点,芯片制造商一段时间使用传统的193nm光学光刻扫描仪在设备上绘制了具有多种图案化技术的设备上的功能。然后,从7nm开始,芯片制造商迁移到极端紫外线(EUV)光刻,以在芯片中进行最困难的特征。使用13.5nm波长,EUV扫描仪模式特性降至13nm。那么为什么我们需要EUV?

莱文顿原则上,你可以用光刻技术做一些事情。但是如果你只是计算屏蔽步骤的数量来尝试,比如说,一个铸造5nm节点,它超过100个屏蔽步骤。这是行不通的,原因有很多。只考虑开发周期时间。甚至对于7nm节点,与光学光刻和多模式相比,我们可以通过使用EUV光刻缩短整个月的学习周期。这就是循环时间。然后,因为我们有更少的掩蔽步骤,我们有更好的收益率。这就是为什么人们会选择EUV。我听过英特尔的演讲,他们在演讲中暗示,用五步掩膜来创建一个金属层是多么痛苦,用193nm光刻技术和多个图案是多么痛苦。是可以做到的。 It’s just very time consuming, very painful and very expensive. At some point, EUV lithography makes a lot of sense.

SE:将EUV投入生产,对右边是一项挑战吗?

莱文顿每一项新技术都有新的学习和改进周期。极紫外光刻技术进入制造业的成熟度比我们允许的其他技术要低,但这是正确的事情要做。增加学习周期和加速技术成熟的一个好方法就是把它投入到制造中,并提出所有的问题。然后你让那些有紧迫感的人去修复它们。它现在在一个相当不错的地方。

富士瓜:虽然很多已经进展使EUV能够用于生产,但仍有很多仍有待完成的。并且发生了很多事情。虽然今天使用EUV的焦点,但在今天的限制是可以接受的,但充分实现了EUV所有承诺需要更多的进展。机会的示例包括具有成本效益的无缺陷掩模坯料,即使对于高NA EUV,光化或电子束多光束掩模检查以及OPC(光学接近校正)和ILT(逆光刻技术)也是如此EUV,包括曲线辅助功能。

SE:最初,EUV被插入生产以进行高级逻辑。现在,EUV正在进入DRAM生产。这里有什么问题吗?

富士瓜我认为DRAM有三个不同之处。第一,图案是规则的。第二,一种设计需要大量的晶圆。花时间制造更好的掩模是值得的,因为晶圆产量的一个小改进就会产生显著的不同。第三,在DRAM和闪存中,设计上的冗余允许制造上的不完美。dram也是一个价格竞争激烈的市场。并非所有的DRAM制造商都处于领先地位。但是DRAM制造商在追求领先,最终可能需要转向EUV。

SE:今天传统的光学掩模是在玻璃基板上镀上一层不透明的铬。EUV口罩是不同的。第一步是制作EUV基片或掩模坯料,它在基片上由40到50层交替的硅和钼层组成,形成250到350纳米厚的多层堆叠。在堆栈上,有一个以钌为基础的覆盖层,然后是一个以钽为基础的吸收层。这里有哪些问题?


图1:EUV掩模的横截面。在EUV中,光线以6°的角度照射在遮罩上。资料来源:Luong, V., Philipsen, V., Hendrickx, E., Opsomer, K., Detavernier, C., Laubis, C., Scholze, F., Heyns, M.,“Ni-Al合金作为EUV掩膜吸收替代品”,Appl。科学。(8), 521(2018)。(根特大学鲁汶大学Imec)

莱文顿:EUV面具空白将成为相当一段时间的开发的一部分。仍然没有足够的产量,具有极低缺陷的掩模坯料。引入了EUV光刻,用于接触层和通过层。它相当有弹性,在掩模空白上具有一些残留的缺陷。现在我们正试图塑造金属层。这是一个不同的故事。您需要显着更少的缺陷。因此,试图使euv面具空白的供应商将继续想要获得屈服。在最近的Spie Photomask活动中,我们听到了掩码空白主题上的几篇论文。我们开发了高k吸收器和衰减相移吸收器。 These address very serious problems. And ASML is talking about the idea of a ruthenium/silicon multi-layer EUV mask. That’s something that GlobalFoundries patented a few years back, which can help with these mask 3D effects. So there are two issues here, yield and mask 3D effects. They’re both serious, and they’re going to be with us for a long time.

kasprowicz.在目前的形式下,我们正在考虑基于钽的吸收器。当然,它正在工作和生产中。我确信收益率仍在提高,所以需求可能超过了供给。这还不清楚。但至少通过目前的节点,这将是那些在EUV生产的过程记录。这是你开始超越铸造厂所谓的5nm节点的时候。他们将开始做一个额外的收缩,3D掩模效果将在误差因素中占主导地位。因此,当像高k和PSM(相移掩膜)元素将开始发挥作用的EUV掩膜吸收。多层堆叠很可能不会改变现有的0.33 NA EUV工具。那更像是高na的EUV问题。 So you can improve the multi-layer performance and continue to mitigate the defects. On the absorber, though, it’s a continuous development issue. Nobody has pinpointed exactly what those materials will be for the absorber. There’s a lot of ideas. And then, the question is how long will it take them to vet those out and get them in the marketplace. The bigger question is, how many absorber versions are we going to have? Are we going to have one, two, or six? It’s kind of like what we ended up having at ArF (argon fluoride laser or 193nm lithography). Everybody had a different blank for a different layer, it seemed. In EUV, that’s likely untenable just because of the material costs, as well as all the development that’s required to meet the timing.

什么是3D遮罩效果?这里有什么值得关注的?

莱文顿:理想情况下,一个面具只是由一个明亮的区域和一个黑暗的区域组成,它们之间存在非常尖锐的边界。在EUV掩模的情况下,您的明亮区域是反射器,理想情况下是薄层。问题的真相是,反射有效平面是表面以下40或50纳米。因此,您可以从与吸收器相互作用的多层的反射具有这些复杂的相互作用。因为吸收剂不高度吸收,因此进一步复杂化问题。这可以表现为若干问题。如果您有偶极照明,由于掩模3D效果,来自右偶极子的图像在物理上位于晶片上的不同位置,而不是来自左偶极的图像。所以你把两者放在一起,现在你有一个模糊的形象。它正在击败EUV的全部点,在那里你想要良好的分辨率。并且存在许多掩模3D效果的其他表现形式。 As far back as 2001, there is a paper from Intel showing that the plane of best focus was a function of pitch, and the range was something like 40 or 50 nanometers, which is a huge percentage of the depth of focus budget. So it’s a very complex problem. A lot of smart people are working on it. Even then, the progress is slow.

在工艺流程中,掩模毛坯供应商制作掩模毛坯。然后,空白被运送到制作掩模的厂商。为了在传统的光学掩模上绘制特征,掩模制造商使用了基于可变光束(VSB)技术的单光束电子束工具。不过,对于极紫外掩模,业界已经开发出了多光束掩模书写器。为什么EUV掩模需要多波束掩模写入器?

Nakayamada.我们用电子束在玻璃基板上印刷图像。电子束的形状是大小不一的矩形或三角形。这就是为什么它被称为可变光束或VSB。只要成熟节点存在,VSB掩码写入器就不会消失。但现在,在3nm节点及以上,VSB正在迅速减少。在EUV掩模上,有比光学掩模更多的特征,因为EUV可以打印更多的微小特征。打印这种细小而密集的特征所需的VSB镜头总数可达6兆(共4次)。因此,打印一个EUV掩膜的书写时间变得难以忍受的长。然而,一个多光束掩模刻录器通常有262,000束约10nm至20nm的小光束。即使我们选择一个更小的10nm光束,并将通过数从4增加到16,以获得更好的放置精度,每个光束总共只能打印80亿像素,相比6兆。 The advantage of multi-beam in both write time and placement accuracy is very obvious. Once again, the purpose is write times. If we write EUV masks using a VSB writer, the write time is two to three days maximum. But if you use multi-beam, the write time is flat. It’s 12 hours or 13 hours. That’s the fundamental difference.

富士瓜总的来说,有两个原因。复杂的掩模,如曲线形状,使VSB机器很难处理它们。对于多光束掩模刻录机来说,它是否呈曲线无关紧要。给定您需要的特定分辨率,无论形状的复杂性如何,编写遮罩都需要相同的时间。另一个原因是需要更精确的抗蚀剂,特别是EUV,但也需要用于高级节点的193i掩模。更精确的抵抗速度更慢,这意味着暴露它们需要更多的能量。为了使这种掩膜足够快地书写,需要在更短的时间内使用高能量,这可能会导致热问题。多束掩模的热问题更少,因为任何给定暴露的能量都比VSB更分散在一个更大的区域,而且因为热量的分布在十字线上更均匀。

SE: EUV掩模检测也很关键。在极紫外掩模工艺流程中,会在刻线上出现缺陷或颗粒。如果不发现并去除缺陷,缺陷图像可能会印在晶圆上,从而影响芯片成品率或导致故障。为了找到缺陷,该行业一直在使用光学检测系统对极紫外掩模进行检测。现在,实用的检查工具在这里。这里有哪些问题?(光化检测使用与EUV相同的13.5nm波长来发现缺陷。)

kasprowicz.一般来说,有几件事是驱动基于实际的检查的。其中之一是相位缺陷。你如何能制造一个极紫外空白或掩模,并有一定的信心,没有相缺陷?ArF (193nm)检测工具能够通过7nm的节点捕获大部分的图案缺陷。他们可能遗漏了一些微妙的东西,但随着时间的推移,他们已经改善了。然后,Lasertec的ABI工具问世了,这是一种极紫外掩模空白光化检测工具。这满足了部分或大部分带图案掩模的相位缺陷需求。所以现在你希望有一个干净的EUV遮罩空白满足这个要求。然后,在第二个要求中,人们认为他们绝对需要有一个薄膜。正如我们在过去的12到18个月里所了解到的,这完全取决于产品。 If you have a large single die, two die in a full mask field, then absolutely you’re going to employ a pellicle. You’re going to need that because you’re going to have a high risk of failure. It’s not only one part of the die, but the entire die could just fail and you get zero yield. When you’re running multi die per reticle, such as memory, ASICs, and other devices, you can get away with that and still manage to have good wafer yields. So that was the big driver at the onset. We needed to have through-pellicle inspection and that drove actinic-based pattern inspection, at least in the mask manufacturing facilities. Then you fast forward and all of a sudden that mask is now in the wafer fab. You still have the same problem. The large die providers still want to have actinic pattern inspection with through-pellicle. After they clean the mask, they want to come back and make sure they didn’t ruin a geometry somewhere, or that a particle didn’t get on the mask before they got the pellicle on. So they need that confidence. The lifetime of the mask is also a concern. How many cleans will the mask see, and what kind of erosion in the ruthenium capping layer before you start exposing the multi-layer? So you’re effectively changing your mirror, and you’re damaging your transmission or even damaging your absorber. You can mitigate the problem a few ways. By using a pellicle, it is assumed that fewer cleans will be required during the lifetime of the mask, and perhaps dedicating the mask to a specific tool while you run that product, similar to the way a memory fab might run.

富士瓜掩模在晶圆工厂的重新确认是关键。在掩模生产完成并交给晶圆工厂后,他们需要确保它仍然是好的。如果你有一个没有薄膜的EUV面罩,这一点尤其重要。在最近的eBeam调查中,一些知名人士共同指出,光化和多束电子束检测都将被部署。

SE:膜也很重要。膜是位于口罩上的一层薄膜,防止颗粒或灰尘落在口罩上。EUV需要薄膜吗?

莱文顿:它真的与你想要做的事情有关。现在,我们主要是联系和通过euv的层。所以它对空白缺陷不太敏感。它对附加粒子敏感。当你去金属层时变化。然后,您是否有冗余或制作逻辑零件的记忆制作者。它还取决于您是否在曝光场中有12个芯片而不是1.所以它取决于您的业务案例。ASML有几年的论文返回了这个话题。他们看着不同的用例。用薄皮制作,你失去了传输,从而吞吐量。 And you have to balance that against your fear of getting a particle on the mask. If you didn’t have any transmission loss, I don’t think anybody would hesitate to use pellicles. They just simplify things.

相关案例

EUV在3nm及以下的未来不确定

成熟节点的掩模/光刻问题



2的评论

杰拉扎 说:

三星和台积电都优化了他们的Fab,而不是使用薄片。产品组合肯定会发生变化,但它们不太可能是t
有力的采用者一旦找到供应链的挑战。同样重要的是,要知道三星的关键人物相信高级医疗,他们只延长了EUV的使用寿命5 - 7%。

9091930 说:

EUV也会造成跨越环形场打印直线的困难:https://patents.google.com/patent/US9091930B2/en

留下一个回复


(注意:此名称将被公开显示)