中文 英语

碳纳米管FET后追逐

碳纳米管承诺将大大提高性能,但实现一致性和替换现有技术将是困难的。

受欢迎程度

碳纳米管晶体管最终在近四分之一世纪在研发之后进行高级逻辑芯片的潜在应用进展。现在的问题是他们是否会从实验室移出并进入工厂。

多年来几个政府机构,公司,铸造厂和大学一直在开发,现在正在制定碳纳米管场效应晶体管(FET)的进步,以及与内存集成的较新版本。碳纳米管基本上是微薄的石墨烯片状圆柱形圆柱形片。但即使它们表现出比硅的更好的电气和热性能,即使合成高纯度管并将它们集成到芯片中一直是一个主要的挑战。这就是为什么多年来碳纳米管FET被推出的原因,今天仍然没有大规模生产。


图1:碳纳米管本质上是卷起来的石墨烯,但所有的纳米管都不一样。来源:NIST

不过,从理论上讲,碳纳米管场效应管的性能比现在的要好finfets.也许还有研发中的其他下一代晶体管类型。碳纳米管场效应管的目标是超过3nm节点或之前,因为它们类似和操作像今天的传统平面晶体管,甚至可能扩展平面到高级节点,对短通道效应免疫。这些设备不同于同样在研究中的碳纳米管ram。

像传统的晶体管一样,碳纳米管FET由源极、漏极和栅极组成。最大的区别是通道,它允许电子从源端流向漏端。在今天的晶体管中,通道是基于硅的。相比之下,碳纳米管FET利用固定数量的微小和平行的纳米管作为通道,每个通道的直径为1纳米。利用这些材料的特性,碳纳米管晶体管在低功率下表现出高移动性。


图2.悬浮碳纳米管FET装置。来源:维基百科

“这是一个非常好的晶体管,”h - s说。斯坦福大学工程学院教授Philip Wong说。“我们已经做了很多理论分析,着眼于测试、管理晶体管和测量性能的孤立实验。如果把每一块组装起来,它的性能确实优于传统的硅晶体管。”

此外,碳纳米管晶体管是在较低的温度下制造的。“这使得3D制作成为可能。许多存储类型的器件也可以在低温下制造。因此,我们有机会在内存和逻辑设备之间建立高度紧密的3D芯片,”Wong说。

在纸上,这解决了一个主要问题。在系统中,数据在存储器和处理器之间移动。但有时,这种交换导致延迟和功耗。将内存更接近逻辑处理功能,以解决这些问题。为此,纳米管芯片不是唯一的答案。该行业正在开发几种不同的芯片技术来解决问题。另一种选择是在高级包中集成内存和逻辑。

总而言之,该行业需要观看所有技术,包括碳纳米管。这是该领域的几个突破:

  • 台积电,斯坦福和加州大学圣地亚哥开发了一种新的材料,铺平了5nm的强大碳纳米管FET。
  • 来自中国的研究人员开发了一种能够实现高密度碳纳米管FET的过程。
  • 由美国国防部高级研究计划局领导的一个项目正在开发3D设备,该设备将存储堆栈在碳纳米管晶体管上。该公司的目标是在200mm晶圆厂开发出性能优于7nm的90nm工艺3D设备。

如何建立一个纳米管
碳纳米管发现于1991年,最初获得了关注,但由于技术的挑战,炒作很快就消失了。今天,碳纳米管被用于各种工业市场。然而,它们在半导体应用领域几乎没有取得进展。

根据IDTechEx的数据,总的来说,碳纳米管市场预计将从2019/2020年的1.5亿美元增长到未来10年的5亿美元以上。

基于碳材料,碳纳米管有多种版本。单壁碳纳米管由一层折叠的石墨烯组成,而多壁碳纳米管由几层折叠的石墨烯组成。IDTechEx的首席分析师理查德·柯林斯(Richard Collins)说,“过去10年,多墙市场一直是多样化的,而且相对利基。”“一些更引人注目的应用是导电聚合物,如汽车燃料系统和集成电路托盘。在弹性体、涂料和能源存储领域也有其他成功案例,但它们的规模相对较小。”

碳纳米管晶体管是基于单壁技术。“有更多的潜在优势和更大的逐步改变,而不是迭代的多壁改进。但由于产能有限,成本很高。

尽管如此,市场上还是有几家碳纳米管材料供应商。碳纳米管的生产有几种不同的方法,如化学气相沉积(CVD)、色谱等。

一种用于纳米管生产的CVD系统由炉、喷射泵和石英衬底组成。在运行中,泵内充满碳源材料,注入炉内,然后加热。惰性气体被注入反应堆。纳米管的生长过程发生在衬底上。

色谱法是将混合物分离的技术。在实验室工具中,将纳米管的混合物溶解在流体中,然后通过柱子通过柱子到不同的试管中。混合物在流体中的不同速度下行进,将上半导体管与金属的速度分开。

要开发碳纳米管晶体管,第一步是合成纳米管,然后将它们集成到工厂的设备中。这两个步骤都具有挑战性。

这个市场在1998年开始升温,当时代尔夫特理工大学和IBM分别展示了世界上第一个碳纳米管场效应管。2006年,IBM用纳米管建造了第一个电路。

“当时,这个行业仍在考虑寻找下一个转换,”斯坦福大学的Wong说。“这可能是2000年初的想法,可能是在2000年的第一个十年。”

在此期间,设备制造商使用传统的平面晶体管制造芯片。但人们担心平面晶体管会在某一时刻碰壁,这意味着该行业将需要一种新技术。

事实证明这是正确的。平面晶体管在20nm时遇到瓶颈。但是业界选择了finfet作为下一代晶体管。与平面晶体管相比,finfet在更低的功率下提供了更好的性能,且静态泄漏电流更小。

2011年,在22nm时引入FinFet,后来以16nm / 14nm。芯片制造商将FinFET延长至5米。3nm版本是2022/2023的Slated。

IBM和其他人继续在碳纳米管晶体管上工作,但是由于几个原因,它们被许多人放在了后息所。让我们说芯片由十亿个晶体管组成。每个晶体管可以由3个纳米管组成,这意味着供应商必须合成数十亿的高纯度管。

该公司产品营销总监詹宁表示:“碳纳米管的特性,包括电子的弹道传输和适度的固有带隙,使其成为场效应晶体管和气体传感器的很好的候选材料。上的创新。“电子特性严重取决于结构。目前的合成方法产生结构的混合物,其包括没有带隙和具有各种带隙的半导体的金属材料。在我们对晶圆级别的结构控制原子级结构控制之前,CNT将竞争与半导体行业中现有材料竞争的CNT挑战。“

芯片制造商简单地使用更多主流技术舒适。例如,FinFET在鳍片宽度达到5nm时接近它们的限制,这相当于3nm节点。

因此,2023/2024年的3nm/2nm芯片制造商正在从finfet中迈出更进化的一步,并开始拥抱下一代晶体管gate-all-around(棉酚)场效应晶体管。GAA承诺提供比FinFET更好的性能。

尽管如此,挑战在每个节点处升级,难以移动到新的晶体管。“缩放副总裁Kazuya Okubo表示,”缩放尺寸,例如EPE保证金,成本,高纵横比的挑战,例如Epe保证金,成本,高纵横比,“综合解决方案规划电话,在Spie高级光刻的演示期间。“内存和逻辑的基本进步仍然依赖于高方面模式的维度控制性。”

目前还不清楚该行业能将GAA延伸到什么程度。随着芯片扩张速度放缓或停滞不前,这可能是路线图上的最后一种晶体管类型。

所以今天,许多人正在寻找开发新的系统级设计的替代方法。先进的包装是这些方法中的一种,并且无论在扩展方面发生了什么,它都有望继续获得吸引力。

不过,在研发方面,如果GAA在2nm以上就没电了,业界正在考虑几种新的晶体管选择。这些选项包括互补的场效应晶体管和纳米管晶体管。

纳米管芯片配合到等式中,它是未知的。“我对纳米管晶体管的商业前景持怀疑态度,”计算产品副总裁大卫炒林的研究。“移动性值非常令人印象深刻,并且对联系属性进行了改进。有趣的是,它们似乎共享纳米线的形状特性。然而,他们正在竞争现有的设备技术,公司已经花了多年和万亿美元弄清楚如何在300mm晶圆上每芯片完全持续地制造和模式数十亿晶体管。据我所知,纳米管均匀性和形成的挑战似乎是不可逾越的,以达到基于硅的MOSFET技术的期望水平。“

这并不是说碳纳米管设备永远不会出现。弗里德说:“纳米管晶体管可能会在其他电子领域找到商机。”“也许一些替代的逻辑或记忆技术可以利用它们的特性,而不面临确定性形成和模式的挑战。它们具有替代应用的潜力,需要低功率设备或低温和灵活的处理。与硅CMOS相比,这些新应用可以为高密度、高性能的应用提供更多的机会。”

纳米管场效应管的展望
一些公司正在朝这个方向发展。如今,业界正在研究各种碳纳米管场效应晶体管结构,如平面、双门控和环绕栅或GAA。平面版本分为两个阵营——顶门和底门。双门控版本类似于finfet,而GAA则涉及一个包裹在门上的纳米管。

在实验室中,碳纳米管晶体管在所有方向上移动。“现在,没有共识,”斯坦福的黄说。“在各种出版物中,您会看到备用,顶级门控或包裹。各种配置是可能的。“

与此同时,在最近的IEDM会议上,台积电、斯坦福大学和加州大学圣地亚哥分校发表了一篇关于栅极长度为15nm的顶控碳纳米管场效应晶体管的论文。研究人员还在这里开发了一种新的介电材料。利用这种材料,研究人员看到了一条通往一种栅极长度为10nm、亚阈值斜率为68mV/dec的顶控碳纳米管FET的道路。纳米管直径为1nm, 250纳米管/μm。

来自研究人员的所得装置类似于具有基于钯的触点和栅极的平面晶体管。“碳纳米管场效应晶体管是候选逻辑晶体管,以延长超出传统硅CMOS的限制的密度,效率和性能改进,”格雷戈里·皮特纳(Regory Pitor)台积电,在IEDM的一篇论文中。

虽然这项工作很有前景,但困难的部分是在没有变化的情况下合成高纯纳米管,并将它们集成到芯片中。“我们离那个目标还有一点距离,但也不会太远,”斯坦福大学的Wong说。“你需要三样东西——完整的晶圆生长、密度和均匀性。”

在纳米管FET过程中,供应商必须单独开发纳米管,然后将它们沉积在完整的晶圆上。许多人已经在实验室里实现了这一壮举。

然后,在晶片上,纳米管必须具有高密度的均匀。“从高密度的角度来看,似乎有一个潜在的解决方案,”黄说。“现在,剩下的一个是均匀性。这仍然是现在未解决的问题。你如何在彼此相邻地获得高度统一的纳米管?“

不过,台积电、斯坦福大学和加州大学圣地亚哥分校至少已经解决了一个主要问题。他们已经找到了在设备上形成栅极介质的方法。像今天的晶体管一样,碳纳米管场效应管由一个带有高k介电材料的栅极组成,用于减少泄漏。在传统的晶体管中,高k材料在表面沉积使用原子层沉积(ald)。

然而,在碳纳米管FET中,ALD在碳表面上没有核心,这在开发栅极电介质时存在问题。作为响应,研究人员开发了由氧化铝构成的界面层电介质。使用低温“纳米孔”沉积方法,碳表面上的电介质成核,为栅极堆叠提供高k材料。

这种材料是研究人员在碳纳米管场效应晶体管过程中加入的。在测试结构中,碳纳米管首先在CVD系统中合成并排列在石英衬底上。

然后,在衬底上,在纳米管上沉积新的介电材料。之后,这些材料和纳米管被从外部区域移除。中间部分仍然由位于纳米管顶部的介电层组成,它构成了通道。触点在设备上形成。然后,对于栅极电介质,沉积一层氧化铪。最后,形成栅极。

尽管如此,挑战是将这些过程集成在工厂中。芯片制造商不会在石英基板上处理芯片,而是使用硅晶片。

因此,在现实的Fab流程中,第一步骤是合成碳纳米管,然后将其转移到硅晶片上。然后,使用传统的CMOS流处理晶片。大区别在于在流动期间不使用离子植入。所有这些都在Sub-400°C下完成。


图3:顶控碳纳米管场效应晶体管的制备工艺。来源:维基百科

多管
在另一个突破中,与此同时,北京大学,湘潭大学和浙江大学去年报道了高密度碳纳米管阵列的逻辑装置的发展。

研究人员使用色谱分选方法合成纳米管。然后,他们开发了一种将碳纳米管阵列与4英寸晶片上的碳纳米管阵列对准的过程。根据科学论文的研究人员,纳米管密度为100至200cnts /μm。

利用这些过程,研究人员开发了基于顶门控平面碳纳米管FET的五级环振荡器,亚阈值斜率<90mV/dec。

“这些碳纳米管阵列满足了大规模数字集成电路制造的基本要求,”北京大学的研究员刘立军在论文中说。

研究人员称,在走出实验室之前,该行业将需要在更大的晶圆尺寸(比如200毫米)上扩大这些工艺,特别是在10纳米以下的节点上。

美国的一个合作正试图通过一个转折来实现这一目标。2018年,DARPA推出了一个名为三维单片系统芯片(3DSoC)的新项目。麻省理工学院(MIT)、斯坦福大学(Stanford)和天水(SkyWater)也是该项目的一部分。

3DSOC计划希望开发一个3D设备,在碳纳米管晶体管上堆叠Reram。ReRAM与现在的flash存储器相比,它具有更低的读延迟和更快的写性能。在ReRAM中,将电压施加到材料堆上,使电阻发生变化,从而在存储器中记录数据。

目标是开发一个具有900万互连/mm²的3D设备,用于45tb / s的聚合带宽。据研究人员称,据称这一点通过7nm设备的性能提高了50倍的性能。

这并不是唯一正在使用的技术。这一过程可能会使其他形式的3D设备集成逻辑、存储和其他技术。“这个行业的大多数人已经意识到,下一次转换不会拯救我们,”斯坦福大学的Wong说。“如果你考虑整个系统,晶体管只是其中的一部分。这个等式还有很多其他的部分。你所需要的内存。你需要把记忆和逻辑联系起来。”

与此同时,天水,3DSoC项目的指定代工单位,正在开发利用90nm工艺在200mm晶圆厂制造这些技术和其他技术的工艺。Skywater战略营销和业务部门副总裁罗斯•米勒(Ross Miller)表示:“如果你看看先进的硅节点,就会发现我们正在违反基本的物理定律。”“如果你把它向前推,再考虑几何形状的持续收缩,就会出现泄漏和电力需求等问题,这些问题会对整个项目产生反作用。”我们需要找到继续向市场提供性能的方法。我们有什么方法可以做到这一点?有很多,但这个特别的项目专注于利用一种新的半导体材料,在某种意义上重置摩尔定律。”

今天,天水公司进入了该项目的第二阶段,该阶段将持续到2021年9月。其目标是提高该技术的可制造性和产量。

最终,Skywater希望提供技术的设计工具和铸造工艺,从而开发用于国防和商业客户的设备。格鲁吉亚理工学院正在在这里开发设计工具。没有公布生产日期。

“这是初步计划的基础 - 创建商业铸造厂开放的可访问过程技术,即该行业可以访问。它还涉及设计能力的方面。米勒说,顾客最终需要与其互动,因此需要PDK开发和工具。“

在《自然电子》杂志最近的一篇论文中,研究人员概述了该技术的工艺流程。该小组正在使用色谱法开发高纯度的纳米管。

在Fab中,将部件的装置预先图案化在基板上。然后,使用“孵育”沉积工艺,将基板浸没在碳纳米管溶液中,该溶液允许管粘附到表面上。

孵化沉积方法在Fab中使用现有的200mm湿法处理站。在孵育步骤之后,除去底物,用溶剂喷雾冲洗,并根据纸张用氮气干燥。

制作纳米管芯片只有一半的战斗。一个更大的挑战是让客户采用新技术。“从技术的角度来看,我们的工程工作仍然在我们身上成熟这一点,以至于我们可以在商业上交易,”米勒说。“我们如何使用范式转换技术渗透到这些市场中?这不是一个琐碎的任务。并且有努力教育此潜力和能力。有努力解决潜在的可靠性和质量问题。那里有一个教育过程。还有工作要成熟供应链。

结论
IBM、英特尔和其他公司都在涉足纳米管芯片。几所大学正在进行这项工作。

在另一个前面,Nantersero正在碳纳米管公羊队伍。并且IMEC正在开发石墨烯互连和碳纳米管颗粒。

所有这些都很有趣。但让它们起飞将是困难的。

有关的故事

新的晶体管结构为3nm / 2nm

突破2nm屏障

3nm及以上芯片的制造



3评论

匿名的 说:

90nm 3dsoc的声音将优于7nm,5nm,3nm,2nm,1nm ...或任何其他平面节点。他们希望成本与TSMC 7nm相似。

但是如果内存耗尽,将会导致性能的巨大下降,它必须使用外部DRAM或存储。所以我想知道他们最初的芯片的目标内存是多少。4 GB ?8 GB ?它是不易失的,所以如果有足够的操作系统和应用程序,你就不必经常去存储。很快我们可能会购买基于L4缓存或堆叠内存的cpu。

Diogene7 说:

我也有同样的想法,在未来的很长一段时间(2030年以后),可能会有很多3DSoC芯片带有板载内存/存储。

理论上,如果Nantero关于他们的CNT RAM (NRAM)的声明没有误导,而且NRAM的功耗很低,应该可以构建一个完整的3D Soc,交错多层计算(CNT FET) +存储/存储(Nantero CNT存储器),主要由碳纳米管制成,这些芯片应在相对较低的温度(低于200℃/ 400℃)下制造。

Diogene7 说:

@Mark Lapedus:非常感谢您对该州的良好审查非常重要,如果基于碳纳米管(CNT FET)的硅电子产品的开发。

依我之见(依我之见),到2021年,它是继硅晶体管之后最有可能效仿的领先技术(与自旋电子学)之一,因为它提供了如此多新的颠覆性机会,而硅晶体管则会更复杂(例如:CNT电子在柔性基板上,低温制造(小于400C) 3DSoC,…)。

到2021年,碳纳米管电子学的发展可能就像20世纪50年代硅电子学与真空管的发展状态一样:它仍处于早期发展阶段。

我甚至认为美国应该借此机会分配重要的工程和金融途径(数十亿美元)以加快新兴硅技术的可制造性:CNT逻辑和记忆,以及重新获得电子领导的闪蒸学,而不是试图捕获 -与TSMC,......在前沿亚5NM芯片制造。

您可以在NANTERO / FUJITSU采访票据Gervasi的任何机会关于NRAM的发展状况以及它如何适应碳纳米管(CNFET)3DSOC?

我的理解是,到目前为止(2021年3月),富士通应该已经进入了集成NRAM芯片的大规模生产(HVM),就像它声称将在2020年进入HVM一样,但我们有一段时间没有听到它的消息了……

发表评论


(注意:此名称将公开显示)