中文 英语

嵌入式fpga的应用增强和拓宽了

将FPGA的灵活性与SoC的性能和成本效益相结合,使这项技术良好地进入主流。

人气

嵌入式FPGA,集成在ASIC或SoC中的IP核心,正在赢得转换。系统架构师开始看到eFPGAs的好处,它提供了可编程逻辑的灵活性,而无需fpga的成本。

可编程逻辑对于加速需要频繁更新的机器学习应用程序特别有吸引力。eFPGA可以为一些架构师提供他们需要的掩护,以启动他们知道需要频繁更新的产品。

现场可编程门阵列(fpga)传统上被认为对大多数应用程序来说太昂贵了,并且常常被归入原型,或者为新兴标准提供了上市的时间优势。但经济状况正在发生变化。将可编程织物集成到SoC中越来越被视为一种可行且有价值的选择。

使用eFPGA,可以定义查找表(lut)、寄存器、嵌入式内存和DSP块的数量。您还可以控制宽高比、I/O端口数量,在功率和性能之间进行权衡。ACHRONIX.。“与此同时,行业正在拥抱异质性。你需要不同的块,对不同的东西有好处。所以你可能有一个安全的块,这是一个efpgas播放的地方。他们可以专门,但你不必保持这种方式。“


图1:可编程加速的SoC。来源:Achronix

这改变了FPGA技术的经济学。“多年来,[可编程逻辑]非常昂贵,”基于FPGA的综合软件工具高级产品营销经理Joe Mallett说synopsys.。“每个LUT的成本很高,在硅上获得可用数量的组合逻辑太昂贵了。拐点大约在40nm左右,然后每个LUT的成本变得足够低,你可以在SoC或ASIC上添加足够的逻辑,这是有意义的。”

自从第一次引入40nm以来,它已经超过十年。“当建筑师有一个新的工具时需要时间来考虑并设法包裹在它周围的脑袋之间,”CEO杰夫特特说:Flex Logix.。“五年前,嵌入式FPGA变得可用。[建筑师]从来没有机会在那之前考虑一下。随着时间的推移,通过教育和理解,并证明该技术可行并准备生产,我们正在看到建筑师弄清楚如何充分利用嵌入式FPGA。“

现在的几个特点和趋势使EFPGA有吸引力:

  1. 产品灵活性被视为主要应用程序,现在对新节点的迁移正在减慢,因此对此的需求正在增加。
  2. 映射到FPGA结构的算法可以在剩余可升级的同时优于许多其他处理选项。
  3. 集成可降低零件数量,从而降低成本。
  4. 集成提供了额外的安全性,并增加了处理未来威胁的灵活性。
  5. EFPGA可以通过能够升级现场的产品来扩展产品寿命或增强商业模式。
  6. 一种包含FPGA结构的新型微控制器可能在未来成为一种选择。

产品灵活性
很少有人声称传统的摩尔定律仍然适用于大多数产品开发。“对于大量的设计,您不需要7nm的所有进度,”产品管理和营销总监Frank Schirremeister表示韵律。“对于他们来说,较小的节点可能是足够的,并且嵌入到SOC中的FPGA的灵活性是好的。”

芯片开发完成后,EFPGA的可编程性使得能够在飞行中发生改变。“这使得单个IC能够解决各种用例,并适应不断变化的要求,而不是强制开发另一个ASIC,”验证技术专家添加Brian Mathewson门托,西门子的一家企业。“与传统栅极中实现的相同逻辑相比,在电力,性能和设计成本方面可能具有罚款。这会使目标应用程序的成本和灵活性之间的权衡推动。“

但有时候传统的盖茨很少有意义。“如果我们考虑序列I / O,有许多相关标准,人们希望能够灵活地实现所有这些,”Flex Logix的Tate说。“但是你不必让整个序列I / O进入EFPGA。对于所有标准,它的大部分仍然是相同的。“


图2:具有可重新配置数据路径的Flex Logix推断芯片架构。

Tobias WELP,工程经理奥克森解决方案,同意。“可编程I / O是一个流行的应用程序。除了产品变体外,它还促进了使用新的接口标准,这些标准可能仍有问题有待解决和未来修订计划的其他功能。“

增加市场规模具有良好意义。“分散的市场,因此具有适度的单位卷,非常适合EFPGA部署,因为单个SoC可以通过在EFPGA上定制逻辑来定制多种用例,”QuickLogic的可编程IP工程高级总监Himanshu Sanghavi说。“一个这样的市场是IOT.。虽然总市场卷很高,但许多子系段都在物联网的雨伞内,从家庭自动化到可穿戴设备到各种智能传感器。这些段中的每一个都具有与其他段中的用例不同的要求。“

表现
机器学习正在为产品添加一些新要求。“可以将FPGA织物添加到SOC中,以便在特定于域的指令集中实现引擎和处理器的变化,”指向ONESPIN的WELP。“在某些情况下,可以将机器学习和其他关键应用的算法映射到硬件中,后来将设计改进,因为结果改善了。”

SOC设计人员不断评估竞争解决方案之间的性能和灵活性权衡。“在频谱的一端,通用可编程处理器通过软件提供最大的灵活性,而在频谱的另一端,设计的定制固定功能块RTL提供最好的功率/性能特性,”Quicklogic的Sanghavi说。fpga介于两者之间,提供比通用CPU更好的功率/性能,比固定功能RTL更灵活。因此,嵌入式fpga是最适合的SoC设计任务,其中一些后硅可编程是必须的,但一个纯软件解决方案不能满足应用程序的性能或功能目标。”

减少集成成本
主流FPGA提供商一直将越来越多的功能集成到其设备中很长时间,使其具有大量可重编程结构的SOC。“FPGA供应商现在提供了高端设备,可获得SOC,包括CPU,专业发动机和大记忆,”Welp说。“相反,SoC开发人员现在有能力将FPGA面料嵌入其设计中,以提供高水平的灵活性。芯片的任何类型都可以称为异构计算平台,具有丰富的固定处理器混合,可编程发动机,可编程逻辑和内存。“

但是有一个重要的区别。“传统的FPGA有一些高水平的固定块,他们期待客户能够使用其中一些,”Menta,嵌入式可编程逻辑公司Menta的董事总经理兼副总裁Yoan Dupret表示。“FPGA之间的主要区别并将FPGA面料嵌入SOC中,您不会认为它是一张空白的纸张,在那里您可以使用EFPGA来做任何您想要的。改善电力/性能/区域的一种方法(PPA)权衡是限制您将使用的架构,并且不难努力,因为您的ASIC或SOC已经限制了他们将拥有的应用程序数量。“

安全
安全正成为连接产品日益关注的问题。“eFPGA允许开发人员灵活地做一些事情,比如改变安全协议,调整他们的芯片以适应不断变化的市场和客户需求,”Tate说。“考虑到设计芯片的成本是如此之高,只要能延长芯片的使用寿命和应用范围,就能提高投资回报。”

这在筹码预期持续十年或更长时间的应用中尤为重要,例如汽车或工业市场。今天实施的安全措施可能不会被视为十年来安全。

延长生命,改变经济
还可以为部署的产品延长产品寿命。“eFPGA的灵活性有助于延长SoC的上市时间,因为在SoC投入生产后,可以通过使用eFPGA来解决新的用例,”Sanghavi说。“与双芯片解决方案相比,嵌入式FPGA提供了面积、功率和成本优势。”

这可以实现要开发的新业务模型,使得可以将额外的功能添加到部署的产品中,将业务模型从纯销售模型更改为服务模型。

此外,EFPGA可能对整个设计过程产生根本影响。可以更新或甚至应用于新市场的相同芯片而不是开发另一个具有新IP的另一个芯片。

Achronix的Orthner表示:“随着芯片开发成本的上升,衍生品的成本正变得越来越重要。”“你想要花同样多的钱。这允许您将ASIC的NRE扩展到许多不同的功能和市场。你可以开发一种芯片,然后把它做成十几个不同的部件出售。”

这种方法可以跨越来自SOC的所有内容到微控制器,这些方法长期以来一直用于需要软件灵活性的产品。

“今天,几乎所有的客户都在为FPGA划分为FPGA,”Tate说。“如果您要建造并销售客户将编程的芯片,它会开辟一堆支持和商业问题。公司希望在他们进行编程的芯片中建立一个芯片,以确保他们完全了解硬件和软件中的所有问题以及它们可以先控制一切。然后他们可以看看下一步,这是让客户计划的下一步。“

建筑考虑因素
整合EFPGA面料可以通过多种方式进行,但必须仔细考虑预期的应用。“有两个主要集成类型,”Synopsys'Mallett说。“一个人被用作加速器,可以在加工中进行一些沉重的提升,另一个是更像潜在的虫子固定或硅配置或静态酱材不会被公开可见。这些是EFPGA的不同用例。对于沉重的加速,它将用于加速功能,它更接近独立芯片的嵌入式处理器的想法,但具有较小的面料量。“

没有适当考虑,整合可能导致令人失望的结果。“建筑师需要了解权衡,以及如何在最少的惩罚中获得最大的优势,”Tate说。“人们开始考虑具有灵活性的巨大程度,但随后他们试图拍摄芯片的巨大块并将其放入EFPGA。他们最终发现它太大而昂贵。架构师必须弄清楚如何使用它。他们必须检查RTL并弄清楚哪个部分需要灵活,并且哪个部分可以保留在硬连线逻辑中。他们必须分区建筑,这需要一些工作和思考。他们应该尽可能少地将其架构变为灵活的EFPGA,以最大限度地减少该地区的成本,但仍然得到所需的灵活性。“

织物的尺寸至关重要。“有几种不同的方法可以解决这个问题,”桑哈维说。“如果SoC Designer对他们计划映射到嵌入式FPGA的硬件具有好主意,它们可以使用供应商提供的工具来决定结构的大小。或者,在许多情况下,SoC设计人员正在使用嵌入式FPGA,因为它们不确定在IC的寿命中需要在IC的寿命上进行哪些硬件,并且需要在多个系统设计中摊销高SOC设计成本。在这种情况下,最好使用最大的EFPGA,仍然符合SOC的芯片规模预算。织物越大,它将提供的硅后柔性越多。“

这可以是一个细线。“efpgas可以根据他们服务的功能而变化,”添加了Mentor的Mathewson。“在今天的SOC中内置的额外灵活性始终是有用的,但是对建立这种灵活性存在影响。对潜在的设计空间朝前束缚至关重要。”

这将根据终端市场而有所不同。“如果您查看围绕它的固定组件的FPGA的人,您拥有特定的产品类别,例如具有大量FPGA的大型设备,因为您有映射到它的视频和处理件,而其他人可能有a smaller FPGA portion,” says Cadence’s Schirrmeister. “You figure out for the FPGA how much data access you need to provide the I/O bandwidth, you figure out the processing need, and that determines speed and size. And you do this with some example applications.”

问题类似于Size Memory for软件。“你永远无法有足够的软件内存,但这并不意味着你可以负担你可能喜欢的东西,”Tate说。“我们提供可以确定各种RTL的工具,阵列需要的大量以及它将运行的速度有多快。然后他们必须作出判断,因为你永远不知道将来可能发生了什么,我的RTL可能变得更大。“

人们今天使用什么判断?“一旦客户已经解决了他们需要少数代表应用程序的东西,那么可以大小为他们所要求的资源,”Menta的Dupret说。“他们可能通过固定金额增加这些资源。有些人可能会以10%的价格去,而其他可能最高可达50%。今天真的是一个猜测。“

能源管理
降低功耗很重要,但是当考虑像eFPGA这样灵活的资源时,就变得更加困难了。“所有的晶体管都会泄漏,除非你安装功率门控,这也是有成本的,”Tate说。“对于某些应用,通常是40nm以上,功率是非常关键的,他们正在寻求包括功率门功能。一般来说,在28nm和16nm,人们更关注速度,功率限制对性能的影响。”

能量门控也会导致合成并发症。Mallett说:“当你观察soc时,你有能力根据使用需求打开和关闭区块。”“有更多的独立权力控制。当您将FPGA组合到SoC中时,它很可能被打开和关闭、编程和重新编程,因此您必须意识到这些可能性。你必须知道你是如何编写代码块的,以及它是如何与系统相关联的。对于合成,我可能需要处理FPGA中的多个功率域,并知道这意味着什么。这可能会改变我的设计方式,因为如果你跨越了不同的领域,你就必须确保正确的部分能够被激活。”

重要的权衡是一个特定函数所消耗的能量。Dupret说:“当你在开发一个对功耗非常敏感的应用程序时,比如物联网应用程序,eFPGA的大小通常要小得多,它用于的应用程序数量也更有限。”“他们不需要那么大的扩张空间。但另一方面,架构师必须摆脱eFPGA将总是占用大量空间和力量的思维模式,因为可能有很多情况并非如此。它甚至可能比其他解决方案更省电。”

这增加了产品开发的复杂程度。“随着集成继续增加,编程模型变得更加复杂,”首席执行官的Max Odendahl说斯莱西卡。“工程师现在需要考虑应用程序如何跨处理元素和FPGA结构分发,并知道如何编程每个元素。在设计过程中也必须考虑系统级存储依赖性和缓存一致性。EDA工具供应商需要保持速度,并提供有助于简化编程模型的实用程序。“

相关案例
是什么让芯片设计今天成功了?
最大的灵活性不再是产品成功的可靠路径。虽然灵活性必须出于目的,但它也可能是一种责任。
超越CPU
虽然cpu在不断发展,但性能不再局限于单一的处理器类型或进程几何。
人工智能芯片架构竞赛到极限
各家公司都在使用各种芯片架构作为自己的武器,以使人工智能处于领先地位。



2的评论

EndicChubert /缺少链接电子产品 说:

漂亮的文章,布莱恩,请继续覆盖这个领域!

20年前,IBM(和其他公司)宣布在他们的ASIC中添加可编程逻辑,但收效不大。也许这一次,实现特定于领域的体系结构以实现性能伸缩的需求足以使eFPGA获得成功。

在Missing Link Electronics,我们当然看到了自动驾驶和其他领域对可编程逻辑的需求。

Brian Bailey. 说:

谢谢Endric。有趣的是,技术在它的时代之前出现了多少次。要想在商业上取得成功,技术和应用都必须存在。

发表评论


(注意:此名称将被公开显示)