中文 英语

新兴的应用程序和打包面临的挑战

异构集成正在重塑一些市场,但并不是所有的应用都需要它。

受欢迎程度

先进封装正在发挥更大的作用,成为开发新的系统级芯片设计的一个更可行的选择,但它也给芯片制造商带来了一系列令人困惑的选择,有时还带来了高昂的价格。

汽车、服务器、智能手机和其他系统都采用了某种形式的先进封装。对于其他应用程序,这是多余的,一个更简单的商品包就足够了。尽管如此,先进的包装正在迅速成为许多人有吸引力的选择。该行业正在为5G和人工智能等一系列应用开发先进封装的新形式或升级现有技术。

这个行业花了很多年才走到这一步。几十年来,在一个简陋的包装中组装模具已经成为可能。但随着可伸缩性逐渐消失,封装开启了一套全新的架构选项,可以提高性能、降低功耗,并在设计中增加灵活性,既可以针对特定市场定制它们,又可以减少投放市场的时间。

然而,没有一种包类型可以满足所有需求。每个应用程序都是不同的,而且每个应用程序都有自己独特的需求。在某些情况下,高级封装甚至可能不是正确的解决方案。

德赢娱乐网站【官方平台】半导体工程研究了先进封装在服务器、网络设备、智能眼镜和军事/航空航天四个市场的好处和挑战。虽然这只是可能应用的一个样本,但它强调了芯片制造商未来在封装方面将面临的一些主要问题和挑战。

据Yole Développement统计,2019年集成电路封装市场总价值为680亿美元。其中,先进包装行业在2019年为290亿美元,预计将增长6.6%,到2025年达到420亿美元。

服务器
通常,为了推进尖端设计,设备制造商依赖于芯片的规模化。其目标是在每个新的工艺节点上在单片模具上封装更多的功能,大约每18到24个月推出一个新节点。但是在每个节点上扩展变得更加困难和昂贵,而且价格/性能的好处正在减少。因此,虽然可以继续扩展,但并非系统中的所有组件都可以同等地扩展。

“这实际上是关于模具经济,”该公司业务发展副总裁Walter Ng说联华电子。“在尖端节点,晶圆成本是天文数字,因此很少有客户和应用能够利用昂贵的工艺技术。即使是对于能够负担得起成本的客户,他们的一些模具尺寸也在跑到最大的十字线尺寸。这当然会导致产量挑战,进而进一步加剧成本问题。客户想要一个更优化的技术解决方案,这将提供一个更具成本效益的业务解决方案。设计和验证一个大的系统级芯片从上市时间的角度来看,(SoC)处于前沿也是许多人关注的问题。”

在服务器领域,这既意味着分解(不需要或不受益于最先进的数字逻辑的卸载功能),也意味着使用高速模对模互连的异构集成。有很多可用的选择,但目前的热门话题是chiplets。

chiplets,一个芯片制造商可能在一个库中有一个模块模组菜单,而不是所有的都必须在同一个过程节点上开发。一般来说,包含芯片的设计类似于单片SoC,但开发成本更低。

这听起来很不错,但也存在一些挑战。“这是一个新兴的环境。这是一种新型号。对于接口,并没有太多的标准。chiplet集成的早期采用者倾向于垂直整合的公司,他们可以控制所有的设计元素,特别是界面日月光半导体在最近的IMAPS2020会议上,他在演讲中说。“今天,芯片设计将主要由芯片开发商驱动,无论是IDM或无晶圆厂供应商。随着行业的发展和生态系统的开放,你将看到这种变化。”

其他人同意了。“理解总线设计和接口规范是非常重要的。如果这是一个专有的情况,那么很明显,客户将最终在那里发挥主导作用。这将是真实的一段时间,”Mike Kelly说,高级封装和技术集成副总裁公司在演示文稿中。“一旦我们建立了一个地方,我们有共同的公共总线架构,每个人都理解和明确,然后设计可以非常灵活,无论是垂直整合的公司,IDM或一个OSAT。”

AMD、英特尔和其他一些公司已经引入了类似芯片的架构。例如,AMD最新的服务器处理器生产线将更小的芯片集成到一个模块中,而不是一个大的单片芯片multi-chip模块(罗马数字)。芯片使用模对模互连连接。

作为一种2D芯片设计,AMD的MCM集成了一个基于14nm工艺的集成I/O和内存控制器芯片。那个模具位于中间。8个7nm处理器模具也被纳入MCM。四个处理器模组位于I/O模组的每一边。


图1:含有8个核模和1个I/O模的AMD的EPYC服务器进程

对于其服务器处理器产品线,AMD出于几个原因转向了芯片式的方法。该公司高级研究员布莱恩•布莱克(Bryan Black)表示:“为了保持每两年实现2X性能的趋势,我们不仅需要芯片以更好的产量为更多的晶体管提供支持,还需要减少先进节点硅的总数量。AMD在演示文稿中。

展望未来,AMD计划扩大其MCM在服务器处理器前端的努力。该公司还计划利用3D堆叠技术开发芯片。“随着我们进入3D叠加,我们将加剧我们一直在2D中努力的所有挑战,”布莱克说。

2D和3d的chiplet设计都有许多相同的挑战。“Chiplets不是免费的,”Black说。“它们确实有相关的成本,包括包装成本和模具面积成本的增加。我们不能把一个面积为2X的单片组件分成两个面积为1X的小芯片。在两者之间通信时会产生开销,以及额外的电源逻辑、额外的一致性逻辑、额外的时钟控制和有效的测试控制。除了I/O通信开销外,我们还需要大量额外的控制逻辑来连接这两个die,使它们看起来尽可能像一个die。”

最重要的是,一个包装要求有良好的产量,也称为已知的好死。包中的一个坏模具可能导致产品或系统故障。“所有的模具都有参数变化。因此,我们有一个基本的测试和表征问题的多模解决方案。有些缓慢。有些快。有些消耗的能量或多或少,”布莱克说。

热,电源分配和可靠性也是基于芯片设计的挑战。然后,如果一揽子计划失败,那么最大的问题是谁来承担责任。是芯片供应商,IP供应商还是包装公司?

为此,包装行业可以借鉴以往的经验,特别是在2.5D的早期阶段。与2.5 d,模具堆叠或并排放置在顶部插入器。插入器,合并通过硅通过tsv是芯片和主板之间的桥梁。

在2.5D的早期阶段,设备制造商正在努力解决不同的模具、集成问题和产量挑战。不过,随着时间的推移,供应商解决了这些问题。

“我记得2.5D项目开始的时候,”安科尔的凯利说。“帮助我们的第一件事是将收益率提高到一定程度。然后,梳理你所遭受的少量收益损失就不是什么大挑战了。”

如果一个模具不符合规格,供应商会对设备进行广泛的根本原因分析。这需要一个健全的测试策略。

在异构集成中也可以使用chiplets实现相同的配方。像以前一样,开发高产模具是至关重要的。“你会把它带到另一个极端。你会有更多的模具和更多的焊点。但只要你的基本组装过程坚如磐石,它就不会像我们发现的2.5D那样令人痛苦的讨论,”凯利说。

事实上,该方案必须在可接受的成本下获得良好的收益。但是当出现故障时,它会返回到供应商。“最终,供应商才是最终对产品负责的人。但是支持芯片供应商的供应基础会在故障分析过程中提供帮助。一旦确定了这一点,责任和责任就会变得更加清晰。

目标是首先防止失败。这需要一个从设计开始的整体方法。“通过设计阶段,我们将找出最适合客户的方案,”苹果首席运营官肯·莫利托(Ken Molitor)说Quik-Pak。“我们将交钥匙整个项目,在这里我们设计基板,制作基板,然后提出一个有凝聚力的设计。然后,我们会把它组装起来。(在过程中)有特定的里程碑。这往往会降低他和我们这边的风险。”

网络设备
网络设备供应商面临许多相同的挑战。网络是一个从家庭办公室到云计算的复杂系统。为了解决这些市场,通信设备供应商为网络的不同部分销售不同的系统。

例如,在网络的一个部分,思科为大型服务提供商销售路由器。路由器使用IP数据包引导网络。思科最新的路由器基于自己的内部专用集成电路。思科的单片ASIC采用7nm工艺,在同一芯片上可获得12.8 Tbps的带宽。

思科还为其他网络产品开发专用集成电路。其他通信设备供应商也开发asic。

由于几个原因,供应商也在探索或实现替代方法。在每个节点上,ASIC变得越来越大,越来越贵。它还集成了一个SerDes(序列化器/反序列化器),它提供了高速的芯片到芯片通信。

Juniper资深工程师Valery Kugel在一次演讲中表示:“随着每一代技术的发展,网络带宽缩放要求导致了网络ASIC芯片尺寸的增加。”SerDes占据了ASIC领域的很大一部分。

还有其他问题。ASIC由数字和模拟两部分组成。数字部分受益于缩放,使更多的功能与更高的带宽。但并不是所有的东西都能从规模化中获益。

SerDes的功能并没有萎缩。这是一个模拟结构。技术专家和TE Connectivity行业标准经理内森·特雷西(Nathan Tracy)说。Tracy还是光学互联论坛(OIF)的总统会员,这是一个行业标准组织。

这里有几个解决方案,包括chiplets。为了在封装中连接模具,OIF正在开发一种称为CEI-112G-XSR的模对模接口标准。XSR在mcm中连接芯片和光引擎。它使数据速率在短链路上达到112Gbps。XSR仍然是草稿形式。

在网络设备中实现芯片和XSR有多种方法。例如,大型ASIC被分成两个较小的模块,它们使用XSR链路连接。

在另一个示例中,大型SerDes块被分解成四个较小的I/O die。然后,在MCM中,ASIC位于中间,被四个更小的I/O芯片包围。


图2:需要模对模连接的以太网交换机SoC示例。来源:Synopsys对此

此外,设备制造商可以将光引擎与MCM中的开关芯片ASIC集成在一起。

特雷西说:“业界有很多关于联合封装光学的议论。“我说的是将可插拔光收发器从交换机的面板改为将光引擎直接安装在开关硅上的可能性。你需要一个低功耗的高速互连。讨论的焦点是OIF的XSR开发。”

芯片的采用将取决于应用。在某些情况下,asic仍然有意义。这里有几个因素,比如成本和收益。特蕾西说:“这都是为了减少电力消耗。”

使用切线可以减少主模具尺寸,以适应刻线尺寸的限制。但大多数集成电路并不局限于网线。所以这个论证只适用于非常少的集成电路。这是一个强有力的论点,并不适用于大多数设计,”一位专家说。“如果你把设计分成两部分,每个晶圆的芯片数量是2倍。假设每个晶圆的缺陷“D”是相对恒定的,那么你的产量从X-D到2X-D。当然,每个包装需要两倍的模具,所以你的有效产量是(2X-D)/2 = X-D/2。您已经有效地减少了一半的缺陷,而成本更复杂的两个模对一个模包。随着多模封装技术的不断改进,这将不再是一个问题。”

智能眼镜
这些解决方案可能适用于网络设备,但消费市场有不同的要求,特别是对新产品和新兴产品。

例如,在研发方面,几家公司正在开发下一代智能眼镜或AR/VR眼镜。虚拟现实(Virtual reality, VR)使用户能够体验3D虚拟环境。增强现实(AR)将计算机生成的图像叠加到系统上。

如果这项技术可行,AR/VR眼镜可以用于数据检索、人脸识别、游戏和语言翻译。他们也可以在一个表面上投射一个演示或一个键盘。

“[AR/VR]及其变型设备成为下一代计算平台的征程才刚刚开始,”Facebook现实实验室主任兼研究科学家刘乔(Chiao Liu)在去年的IEDM会议上发表的一篇论文中表示。

开发一款实用又便宜的智能眼镜并不是一项简单的任务。这些产品需要新的低功耗芯片、显示器和接口。在这些眼镜中,程序通过声音、眼睛注视和头部/身体运动来激活。所有这些技术必须是安全的。

“我们将需要全面的大幅改进,”Facebook硅工程总监罗恩·霍(Ron Ho)在IMAPS2020的一次演示中说。“我需要比现在的系统所能维持的性能更高的性能。通常情况下,我需要以更低的延迟更快地运行内容。”

要使智能眼镜在正确的形状因素,集成电路封装是关键。“我必须管理能够提高性能和降低延迟的软件包,”Ho说。“你不能强迫芯片通过多英寸的轨迹,并在PCIe上消耗大量能量。而是将它们共同打包,放在一起。通过tsv,它们拥有更高的带宽和更高的性能连接。”

在IEDM上,Facebook透露了一些正在研发中的AR/VR眼镜的线索。在一篇论文中,Facebook概述了AR/VR眼镜的计算机视觉界面技术的发展。其底层技术是一种先进的CMOS图像传感器。

CMOS图像传感器提供了智能手机和其他产品的摄像头功能。但标准的图像传感器不适用于AR/VR眼镜。所需要的是具有先进封装的机器感知优化图像传感器。在论文中,Facebook描述了一种三层图像传感器。第一层是一个带有处理单元的图像传感器,然后是一个聚合处理器,然后是一个云计算平台。

Facebook还提到了铜杂化键。为此,模具堆叠和连接使用铜对铜扩散焊接技术。目前还不清楚Facebook是否会走这条路,但混合连接技术在图像传感器领域是一项众所周知的技术。

军事/航空
与此同时,几十年来,美国国防部(DoD)已经认识到芯片技术对美国的军事优势至关重要。对于各种系统,国防界在先进节点和成熟节点上都使用芯片。包装也是这个等式的一个关键部分。

军事/航空航天涉及到许多有不同需求的客户,尽管这里有一些共同的主题。“我们为很多不同的领域提供服务,”quick - pak的Molitor说。“我们为军工/航空行业服务。mil/aero项目往往寿命较长。他们习惯于处理那些必须工作20到30年的部件。”

Mil/aero客户还面临其他挑战。与商业部门一样,开发先进芯片的成本很高,但每个节点的收益都在缩水。另外,对于国防领域来说,这个数量相对较低。

有时,国防界使用非美国的。但出于安全考虑,它更倾向于使用在岸供应商。Mil/aero客户希望芯片和封装都有一个可靠的供应链。

尽管如此,美国国防部正在寻找芯片扩展之外的替代方法,即异质集成和芯片。

例如,英特尔最近获得了一份新的合同,用于美国国防部的新型芯片项目,称为最先进的异构集成原型(SHIP)项目。根据该计划,英特尔围绕芯片建立了一个新的美国商业实体。该项目允许客户使用英特尔的封装能力,包括美国国防部和国防部。

SHIP程序有不同的部分。英特尔赢得了该项目的数字部分,而Qorvo获得了SHIP项目的射频部分。根据该项目,Qorvo将在德克萨斯州建立一个射频异构封装设计、生产和原型中心。该中心将主要服务于国防领域。

Qorvo对mil/aero来说并不新鲜。多年来,RF设备和其他产品的供应商为mil/aero和商业部门提供代工和封装服务。公司开发基于氮化镓(GaN)、砷化镓(GaAs)等工艺的器件。

在密尔/航空,包装要求已经改变了多年。“多年前我刚开始为科尔沃工作时,没有人希望我们把包装好的零件寄给他们。Mil/aero想要裸模,”Qorvo国防和航空市场战略总监Dean White说。“我们已经看到了市场的变化,从一个军用航空类型的市场,这是裸模具,包装和包装集成。包装比几年前更环保。我们为mil/aero做了很多不同封装,这取决于功率水平、散热和振动的健壮性。”

根据SHIP计划,Qorvo将提供基于GaN、GaAs和硅的异构封装服务。其目标是满足美国国防部所谓的SWAP-C,这是一个缩写,表示各种应用的封装的尺寸、重量、功率和成本要求,如相控阵雷达系统、无人驾驶车辆、电子战平台和卫星。

尽管Qorvo将提供一站式服务,但SHIP计划是针对包装的。它将继续为mil/aero客户提供代工和包装服务。“我们是在模仿我们的铸造模式。我们使用的是同样的开放获取模式。这将是一种服务。你可以到我们的铸造厂去设计。然后你可以说,‘你能把这些零件打包吗?所以这是我们现有能力的补充或扩大。”

与此同时,mil/aero还涉及定制工作。每个客户可能有不同的包装要求和不同的挑战。

以RF为例。White说:“射频领域面临的挑战之一是,一旦你将一个设备放入一个封装中,它就会改变射频性能。”“你必须设计适合这些封装的芯片和mmc,并尽可能接近它们最初的预期性能。”

考虑到这一点,开发射频芯片模型说起来容易做起来难。(SHIP)的目标是使用GaN、GaAs和硅。它们也都将集成在这些异构的包中。”“频率越高,芯片的设计难度就越大。这是我们作为SHIP的一部分正在探索的领域之一。这就是政府所说的chiplet型设计。这一点还没有完全确定。”

结论
还有很多其他市场有望推动更多的异质整合。苹果公司称,低端Mac电脑正在转向内部开发的M1处理器,该处理器将CPU内核、图形和机器学习引擎集成在一个“定制包”中。

这也仅仅是个开始。包装在其他市场也有新的机遇,比如5G、人工智能、移动,同时也面临大量挑战。但在市场发生新的重大变化之际,似乎并不缺少让行业保持忙碌的机会。

有关的故事

动力构建先进的包装

更先进包装的竞赛



留下一个回复


(注意:此名称将公开显示)