中文 英语

EUV颗粒最终准备好了

使用口罩保护,产量提高;多种来源可能会降低成本。

人气

经过一段延迟后,EUV薄片正在出现并成为临界芯片的大量生产的要求。

同时,对薄膜景观进行整理极端的紫外线(EUV)光刻正在发生变化。ASML是EUV薄片的唯一供应商,正在将这些产品的装配和分配转移到Mitsui。其他人也是开发EUV的薄片,这是一种使用13.5nm波长的芯片上的微小功能的下一代光刻技术。

集成电路供应链的关键环节之一是集成电路供应链薄片是一种薄透明膜,可保护昂贵的膜Photomask.在芯片生产流程中。在传统光刻的通用流程中,集成电路制造商设计一个芯片,然后将其转换为文件格式。然后,在一个掩码设施中,该文件被转换为掩码。掩模是集成电路设计的一个主模板。

然后在掩膜上安装一层膜,防止在生产过程中粒子落在掩膜上。到那时,面具就会被送到工厂。在晶圆厂中,晶圆片和顶部有膜层的掩模被放置在光刻扫描仪中。然后扫描仪将光通过掩模投射到晶圆上,在晶圆上形成图案。

没有薄膜,结果可能是灾难性的。如果粒子在掩模上落在掩模上,则扫描仪可以在晶片上打印重复缺陷,这会对产量产生负面影响。为了另一个原因保护光掩模很重要。根据分析师的数据,今天,前沿光纤面罩的平均价格约为100,000美元,而EUV面具约为300,000美元。

EUV和光学光刻技术是不同的,但流程是相似的。2018年,当EUV在7纳米级首次投入生产时,EUV薄膜还没有准备好。在光学光刻中,极紫外光膜使用的材料比膜更复杂。

尽管如此,一些芯片制造商仍然将EUV放入没有颗粒的情况下,它们使用混合结果制造了先进的芯片。然而,在最新的节点,过程变得越来越复杂,并且在芯片中找到不需要的缺陷较小且更加困难。EUV进程也变得越来越复杂,潜在的缺陷和产量损失在发挥作用。

幸运的是,EUV薄片正在涌现,以帮助一些但不是所有问题。因此,在坐在侧链之后,EUV颗粒快速成为一种要求,并采用选择芯片。“试图做euv没有薄片是痛苦的。它需要更多的计量学,仍有潜力损失,“HJL光刻校长哈里·莱希森说。“随着更高的电源和更高的传动颗粒,人们可以决定使用颗粒。”

但开发EUV薄膜一直很困难,该行业仍在努力满足所需的规格。最后,一些选择正在出现,包括:

  • ASML的极紫外薄膜已经接近预期规格。ASML也将其EUV薄膜业务转移给三井。
  • Imec披露了基于碳纳米管的EUV薄膜的发展的新结果。
  • 石墨烯方和FST以及几所大学正在研发极紫外薄膜。


图1:ASML的EUV PELLICE:ASML

从光学移动到EUV
多年来,芯片制造商使用基于光学的光刻扫描仪,再加上面向光学的薄膜,将这些特征绘制到芯片上。光学光掩膜的尺寸为6 × 6英寸,厚度为1 / 4英寸,由玻璃基板上不透明的铬层组成。

“光掩模,也称为掩盖或只是一个面具,包含您想要在晶圆上打印的内容,”在视频演示文稿中解释了弗拉里亚的CTO CTA Mack。“它有不透明的地区,我们希望阻挡光线,并且在我们希望光线透过的地方是透明的。”

根据芯片的大小,每个掩模包含一个或多个模的图案。“我们有很多光刻步骤来建立所有的晶体管模式,隔离,金属化运行和接触孔。它们被用来制造这些复杂的集成电路。”Mack说。“我们需要很多光罩——至少每个光刻层都需要一个。180nm节点设备约需25个口罩,32nm节点设备约需50个口罩,16nm节点设备约需75个口罩。”

在此之上,掩码上的功能在每个节点处更小,更复杂。光学掩模包括类似矩形形状的微小功能。

芯片制造商希望在3nm及以上的波长上开发出曲线形状的掩模。“你希望掩模呈曲线形状的原因是晶圆质量得到了显著改善。这对EUV技术来说甚至比193nm浸没光刻技术更为重要D2S.

每个节点在掩模制作也更加困难。为了制作光学光刻的掩模,第一步是创建掩模坯料。由掩模空白供应商制作,空白用作掩模的基础结构。

一旦坯料制作,它就会运送到光掩模供应商,其中产生实际掩模。为了制作掩模,坯料被图案化,蚀刻,修复和检查。

因为面具是如此重要和昂贵,所以保护它很重要。这就是细胞膜适合的地方。在流动的末端,一个聚合物基薄膜被安装在掩模上。它就像一个防尘罩,防止微粒落在口罩上。“对于DUV和更长的波长的光刻,膜是普遍存在的,廉价的,由氟聚合物制成,在暴露波长有超过99%的透光率,”Emily Gallagher说,技术人员的主要成员Imec

基于光学的光刻和光掩模工艺复杂但很好地理解。当芯片制造商在2018年7米处迁移到EUV光刻时,所有这些都发生了变化。

通过使用多种模式,芯片制造商将193nm的光刻技术扩展到了7nm。但是在今天的5nm工艺节点上,使用这些技术太复杂了。这就是EUV适用的地方。EUV简化了过程,使芯片制造商能够在7nm及以上波长绘制最困难的特征。一次EUV曝光可以替代三次或更多的光学曝光。EUV模式显示出更紧密的电分布。一次极紫外光照射可以使EPE提高90%。电话他在SPIE高级光刻大会上发表演讲。

但由于技术的延迟,EUV投入生产的时间也比预期要长。如今,芯片制造商已经开始使用阿斯麦公司的超紫外扫描仪进行生产。该系统采用了13nm分辨率的0.33数值孔径(NA)透镜,每小时可生产135到145片晶圆。

三星和台积电正在使用ASML的EUV扫描仪生产7nm和5nm的芯片。英特尔计划在高级节点上插入ASML的EUV工具。此外,三星和SK海力士将使用EUV生产DRAM。

EUV需求强劲。Cowen的分析师克里什•桑卡尔表示:“我们估计ASML在2020年的EUV出货量为32台,而确认收入为31台。”“今年,我们预计ASML的EUV将达到40台。ASML在2021年的EUV设备供应受到限制。”

除了采购足够的EUV工具外,芯片制造商还面临其他挑战。“基本上,EUV 0.33 NA以后的市场来到市场而不是希望。到那时,已经在浸入式光刻中实现了多个图案。在许多情况下,我们已经在许多情况下,在单一通行证中可以打印的0.33 NA工具的限制,“Richard Wise副总裁林研究所。“所以该行业已经开始使用EUV双模式在某个水平。EUV双图案存在挑战,它们与浸入式双图案非常相似。双重图案意味着更多的面罩级别,这可能会导致额外的成本。EUV掩模,一般来说,比前几代光刻贵。EUV的多种模式是可行的,但确实会给客户带来额外的成本。”

作为响应,R&D中的ASML正在研究一种名为High-Numerical孔径(高NA)EUV的下一代技术。在2022年靶向3nm / 2nm,该系统具有0.55纳米镜头,能够8nm分辨率。

高度EUV承诺将业界带回单一图案。“当前的EUV状态是坚实的,在这里留下来,”高级技术专家道格·格塞罗说,道格雷罗说啤酒科学。“高na仍处于起步阶段。可能要等到两年之后才有工具可用。也许再过5年我们就看不到真正的工具了。”

EUV面罩/薄膜挑战
像光学光刻一样,极紫外光也需要一个掩模。光学掩模是透射的,而极紫外掩模是反射的。EUV口罩在其他方面也有所不同。一种极紫外掩模由40到50层薄的硅和钼交替层在衬底上组成。这就产生了一个厚度为250nm到350nm的多层堆栈。在堆栈上,有一个钌基的覆盖层,然后是一个基于钽材料的吸收器。


图2:EUV掩模的横截面。在EUV中,光线以6°的角度照射在遮罩上。资料来源:Luong, V., Philipsen, V., Hendrickx, E., Opsomer, K., Detavernier, C., Laubis, C., Scholze, F., Heyns, M.,“Ni-Al合金作为EUV掩膜吸收替代品”,Appl。科学。(8), 521(2018)。(根特大学鲁汶大学Imec)

EUV面罩是如光面罩制造的。开发了EUV掩模坯料,然后图案化,蚀刻,修复和检查。


图3:EUV掩模制造步骤。资料来源:SEMATECH.

然而,在EUV的早期阶段,该行业坚持认为EUV面具不需要薄膜。该行业认为,在过程流程期间,EUV扫描仪将仍将100%清洁。他们假设EUV面具将保持粒子。

但芯片制造商很快意识到他们无法保证,在流量期间,EUV扫描仪可以保持100%。突然,芯片制造商想要EUV薄片,但这些组件的开发开始较晚。反过来,这导致了euv薄片的一些延迟。

基本上,光学和EUV薄膜使用不同的材料。例如,ASML的EUV PELLICE基于多晶硅,厚度为50米。

EUV颗粒也必须具有稳健。在EUV中,产生光并偏离几个镜子。当EUV灯击中位于掩模上的薄膜时,膜的温度将在600至1,000ºCelsius中加热。

然后,因为EUV使用反射掩模,EUV能量通过薄膜两次,一旦进入掩模,就在掩模的路上,从晶片回来的路上。理论上,薄膜会消散热量。但在那些温度下,可能会恶化的颗粒可能会恶化。

对于大批量生产,EUV薄膜必须满足以下领域的各种规格-传输,电力能力,缺陷和其他。检查是另一个问题。

“EUV薄片需要远远超过90%的透射率,以支持EUV光刻的缺陷和生产力,”DNP研究所的研究员Naoya Hayashi说。“薄膜的寿命也是一个问题。”

这是一个主要的绊脚石。直到最近,ASML的EUV薄片的传输速率低于90%。根据分析师的说法,EUV以这些速率工作,但它减慢了过程,并将扫描仪吞吐量从11%降至20%。

挑战是找到可以消散热量并保持所需传输速率的右薄膜材料。成本也是关键。

“大多数材料在精力充沛的13.5nm的EUV波长上非常强烈吸收,即使选择了最高透明材料,膜也必须极薄以接近90%的透射率,”IMEC的Gallagher说。“这种薄膜通常不能保持足够的强度以在所需尺寸处独立。此外,EUV扫描仪环境与许多材料不兼容,并将将薄片对泵送到通风周期进行。“

如果这不足以考虑,芯片制造商还需要在薄片周围开发一种策略。一般来说,他们有三种选择:

  • 等待EUV薄膜满足所需的规格,然后在生产中使用它们。
  • 进入无膜的EUV生产。
  • 使用EUV泡片,但不是所有芯片。

当然,并不是所有的设备都需要EUV。许多芯片是基于成熟的节点,并使用传统的光学光刻。

同时,在高端,英特尔选择等待EUV薄片,因为它倾向于使用单芯片掩模进行大型芯片。在一个最坏的情况下,根据分析师的说法,在单芯片标记中只有一个粒子加法器击中的产量为100%,转化为零产量。分析师表示,在同一场景中,您将在双模掩模版中获得50%的收益率。

因此,薄膜对于大型模具来说至关重要,但对于较小的芯片来说越来越重要。分析人士表示,在同一场景中,您将获得25芯掩模版的产量下降4%。

尽管如此,三星和台积电最初没有薄片的EUV生产,只需这些组件尚未准备就绪。结果混合了。根据设备行业的多种来源,芯片制造商生产了众多芯片,虽然产量从令人满意的令人满意的情况下都是令人满意的。消息人士称,这取决于芯片尺寸,设计和供应商。

首先,芯片制造商必须经常清洁EUV面罩以摆脱结构上的颗粒。然后,供应商必须经常检查掩码以确保结构上没有缺陷。所有这些步骤都是耗时和昂贵的。

为此,台积电开发了一种新的干洗EUV面膜清洗工艺,以减少时间和成本。“与使用超纯水和化学品的传统湿式清洁过程不同,掉落的颗粒通过干式清洁技术快速去除。通过持续的测试和优化,跌落颗粒减量率在2020年达到99%以上。”

然而,尽管如此,ASML的EUV薄膜正在朝向所需的规格。最初,由于成本,吞吐量和其他因素,芯片制造商不愿意使用它们 - 或者他们想要使用泡片,但它需要时间来整合它们。

据设备行业消息人士称,芯片制造商正在承受部分芯片的收益率打击,即较大芯片的收益率。另一方面,dram可能不需要EUV膜。DRAM厂商将增加更多用于冗余处理EUV遮罩上的粒子的模具区域。消息人士补充称,无论如何,在某些情况下,客户正在抵制,要求他们的代工合作伙伴在特定芯片上使用EUV薄膜。

EUV薄膜供应链
对于那些需要薄膜的人来说,选择是有限的。在2010年中期,阿斯麦、IBM、三星和其他公司都在开发EUV薄膜。随着时间的推移,ASML成为行业内EUV薄膜的唯一供应商。

2016年,ASML开发了其首款多晶硅基极紫外薄膜。当时,ASML的膜层在一个175瓦的模拟电源上演示了78%的传输。到2020年,ASML将其EUV膜的传输性能提高到88%以上。电流膜的透射不均匀度为0.4%,反射率小于0.04%。

ASML的新原型EUV薄膜据说具有90.6%的透射率和0.2%的不均匀性,反射率小于0.005%。功率是400瓦。

低传输不均匀性和反射率是重要的规格。“EUVT(传输)非均匀性会影响图像场内的剂量均匀性,导致暴露领域的CDU,”ASML的系统架构中的一个系统架构中的雷蒙德拉福在最近的演示中。“薄膜的EUVR(反射率)应该是较低的,以避免晶片上的图像场角中的较大剂量。”

使EUV薄膜是复杂的。薄膜膜的发展是在Teledyne的与ASML合作的。为了使PELLICE本身,ASML开发了自己的EUV薄膜装配和安装工具。

为了表征EUV薄片,RI研究仪器开发了一种薄膜反射/传输测量系统。另一个供应商FMI开发了一种测量在低三角形压力下薄膜偏转的工具。

然而,从长期来看,芯片制造商希望从另一个供应商购买极紫外薄膜。他们希望ASML专注于超紫外扫描仪的开发。因此,ASML正在将EUV膜的生产和分配功能转移到三井。

薄膜生产工具已经安装在三井,今年将增加基于ASML技术的EUV薄膜。三井对薄膜并不陌生,它已经在生产光学薄膜。ASML将继续研发未来的膜材。

供应链不是ASML开发的薄片的唯一问题。在面具商店和工厂中,供应商希望检查光掩模是否有缺陷。有不同的刀具类型来检查EUV面罩,如照明,电子束和光学。

供应商将在EUV掩模检查中使用每一个。薄片在这里起着一个角色。例如,光学检测,面具商店中的主导工具,不能在顶部与薄膜一起检查EUV面具。不幸的是,多晶硅基材料在193nm波长下是不透明的。

所以阿斯麦发明了一种可伸缩的薄膜。在运行中,EUV膜自动升起和一个工具检查面罩。一旦任务完成,薄膜自动降低,并重新连接到EUV面罩。

这是令人头痛的。幸运的是,Lasertec已经开发了一种光化图形掩模检测(APMI)系统。由于APMI与EUV使用相同的13.5nm波长,该系统可以检测顶部有薄膜的EUV掩膜。

与此同时,长期来看,极紫外薄膜还面临其他挑战。“很少有材料具有超过90%的高极紫外传输潜力,更少的材料同时兼容超过600W的极紫外功率。此外,膜层需要很强才能悬浮在口罩的大片区域(~110mm × 140mm)上,”Imec的研究员Joost Bekaert在最近的一篇论文中说。Imec和ASML的其他人也为这项工作做出了贡献。

有一段时间,IMEC一直在发展基于碳纳米管的EUV胶粘剂。基于碳材料,碳纳米管具有比硅更好的电气和热性质,并且比钢在重量的钢中的100倍。


图4:IMEC的碳纳米管薄膜。来源:IMEC.

碳纳米管是一种微小的卷起圆柱形石墨烯片,其具有各种型材。单壁碳纳米管由一个卷起的石墨烯组成,而多壁碳纳米管包含几片。

Imec的纳米管薄膜还没有完全准备好大规模生产,但研发机构已经取得了一些令人印象深刻的进展。Imec的细胞膜在ASML的极紫外扫描仪上显示出97.7%的传输。

Imec的Gallagher说:“我们已经描述了不同类型的碳纳米管材料,但真正的问题是,碳纳米管薄膜可以通过不同的变量进行调节,比如每个碳纳米管的壁数、管的密度和捆绑程度。”“在本文中,我们讨论了单壁、双壁和多壁碳纳米管。它们有不同的优缺点,但当暴露在EUV扫描样条件下时,多壁表现出更稳定的行为。”

单壁和多壁颗粒都有前景。“这两种类型的表现良好地显示了CD均匀性,LWR和FLARE的无薄膜参考的最小成像差异。“基于测量的EUV吸收预期,预期剂量的微小增加,其在这些颗粒上的95.3%至97.7%范围内,”Gallagher说。

纳米管颗粒的另一个优点是检查。“CNT通过所有检查波长透明,可以实现DUV和散印检查,”Gallagher说。

结论
显然,EUV薄片对持续缩放很重要。值得庆幸的是,ASML开发的薄膜已经到来,供应链是坚实的。

尽管如此,芯片制造商仍希望拥有更多和不同的EUV薄膜选择,特别是由于EUV的挑战。

有关的故事

欧盟挑战和未知数3nm及以下



发表评论


(注意:此名称将被公开显示)