中文 英语

FeFETs带来了希望和挑战

新技术可能对NVM,内存处理和神经形态计算产生影响。

受欢迎程度

铁电FET(FEFET)和记忆(Feram)在研究界产生了高度的兴趣。基于尚未商业剥削的物理机制,他们加入了各种商业化阶段的其他有趣的新物理思想。

“FERAM非常有前途,但它就像所有有前途的记忆技术一样 - 超越有希望需要一段时间,”Rob Aitken,Chource and Tearch Tearch of The Chinal of The Chinal手臂。“它有可能比其他新产品有更好的效益非易失性记忆(NVM)技术已经摆在桌面上。”

铁电特性为非易失性存储器、组合逻辑/存储功能和神经形态造型。虽然这项技术仍然是早期的日子,但开发人员对其未来持谨慎乐观态度。

铁电性
铁电材料具有晶体结构,因此在中心点附近的电荷不会平衡为零,从而产生电偶极子。偶极子起源于晶体内的小区域,这使得块体材料看起来或多或少具有铁电性。畴排列得越多,整体的网偶极子就越强。

“铁电器是原子运动,在晶体结构中,原子可以在两个稳定的斑点之间移动,即CO的CERFE实验室的CTO。“如果你得到足够的话来移动,你会创造一个偶极子,这是铁电记忆效果。有一分钟,幻线仪在两种州之间的格子变化。要很诚实,我认为这是一个比曾经衡量的理论变化。“

这个偶极子的好处是它可以在一个方向或另一个方向上施用,给出两个状态。虽然它可以以数字方式使用,但它可以具有大或小偶极的事实也使得这种现象是以模拟方式使用的。

图1:FeFET显示栅极(G)、源极(S)和漏极(D)。灰色层为铁电材料,箭头为偶极子。当完全“编程”时,所有的箭头/域将朝一个方向或另一个方向对齐。资料来源:IEDM/普渡大学,罗切斯特理工学院,圣母大学

图1:FeFET显示栅极(G)、源极(S)和漏极(D)。灰色层为铁电材料,箭头为偶极子。当完全“编程”时,所有的箭头/域将朝一个方向或另一个方向对齐。资料来源:IEDM/普渡大学,罗切斯特理工学院,圣母大学

PZT是一种流行的压电材料,但它不能用于FFET。“这是一种良好的铁电材料,但它是FAB的侵入性,而不是逻辑友好的,”FMC首席执行官Ali Putkeramati观察到。因此,虽然它已被用于纯粹的记忆,但似乎没有努力将其纳入CMOS电路。

但许多其他的材料已经被评价,特别是一种获得动量-氧化铪(HfO)2-在一些论文中也被称为hafnia)。FMC的首席技术官Stefan博士Müller说:“PZT在非常薄的层中就失去了铁电特性。”这就是铁电HfO2实际上获得其铁电特性。“

翻转偶极子所需的电压依赖于所用材料。有些论文讨论高达20伏的电压。其他人的电压很大。“它是不同厚度的不同偏振的不同材料系统,”Sven Beyer,副主任,技术和集成,Envm在GlobalFoundries。“2到5伏是我们工作的范围。如果你走低,你会打扰[问题],5伏通常是大量筹码[对于I / OS]。“

铁电晶体管可用于存储器和逻辑。使用FFET实现逻辑是一个重要的主题,所以以下将专注于内存实现,因为它们是大多数发展焦点的位置。逻辑将在未来的时间内覆盖。

氧化铪作为铁电材料
氧化铪是CMOS芯片中常见的物质。Pourkeramati说:“它作为CMOS逻辑的高-Κ门材料已经存在很长一段时间了,内存公司也将它用于DRAM。”“奇梦达(一家现已倒闭的DRAM制造商)意外地将其过热,他们发现,当他们退火时,它从无定形变成结晶,变成铁电的。”

图2:铁电HFO2对比了非晶HfO2和结晶ZrO2。来源:融合

作为一种纯物质,它通常不是铁电的。然而,如果晶格被拉伸,它可以被制成铁电的。Yeric说:“掺杂NVM铁的主要目的是通过应力诱导铁电性。”“铁质薄膜有一个紧密的窗口——薄膜必须非常薄,这样才能产生足够的铁电性,但当薄膜太薄时,就会出现稳定性问题。”

潜在的概念也可以适用于其他材料,尽管具体情况可能有所不同。氧化铪碰巧是一种熟悉的Fab友好的材料,如果所有其他预期的行为在开发期间承担了所有其他预期的行为,那么众所周知的障碍。

“氧化铪降低了非易失性存储过程与CMOS逻辑过程之间的间隙,”Pulkeramati指出。“希望在几年内,我们可以与逻辑家伙相同的节点,并且NVM和逻辑将同时开发。”

材料变化对芯片制造有挑战性。“铪的东西真的很好,因为它没有将材料引入令人担忧的工厂,”客观分析中的Mementst分析师Jim Symby,Memory Analyst。“但它确实有这个问题需要一个仍然需要更好地理解的氧化铪版本。”

事实证明,氧化铪可以具有三种不同的晶体布置,这取决于加入的其他掺杂剂。一种流行的掺杂剂是锆,使HZO在FEFET研究中进行频繁的化合物。但使用的锆量的数量是临界差异。

太少,晶体结构是“单斜透明度”,没有净偶极子。太多了,并且结构是“四边形”,再也没有净偶极子。在中间,结构是“正交的”,并且在这种阶段,材料变成铁电。“该技术成为50%的锆,50%铪,加上氧气,”Pulkeramati说。

图3:退火和锆量对晶体排列有很大的影响。来源:融合

图3:退火和锆量对晶体排列有很大的影响。来源:融合

虽然大多数项目似乎已经使用掺杂来制造物质铁电,但也成功地将其溅射以特定的方式(其细节不公开),使得未掺杂的材料最终得到铁电。通常,掺杂,沉积技术,层厚度和退火循环似乎对成功产生铁电相至关重要。FMC通过纯HFO看到较低的性能2, 然而。“我们可以使用氧化铪没有任何东西,但随后它限制了我们的耐力,”普拉克拉马蒂说。

Cerfe Labs正在开展FEFET技术。公司正在使用HFO2,它并不依赖于造成铁电的应变。“紧张的HFO存在一些基本的限制2方法,“Yeric说。该公司尚未宣布其技术,因此提供了很少的信息。

厚度还发挥了材料的作用。我们已经看到氧化铪层必须薄而实现铁电特性。但如果它们非常薄(1.5至3nm),它们就像简单的非滞后开关一样。相对较厚的版本(5到10nm)可用于多级单元,因为还有更多的偏振域混合的空间。

结合FFFET和逻辑
当试图将FeFET与其他CMOS逻辑集成时,事情变得更加困难,因为FeFET处理必须与电路的其他部分兼容。“协积分很棘手,”拜尔说。他说,“这取决于你可以在那里加入什么样的掺杂剂,你可以有什么样的温度预算,你必须处理什么样的应变。”

FMC声称有一个不同于标准CMOS的过程,用于掺杂HFO2HZO。“我们最多有两个额外的口罩,”普尔克拉马蒂说。“氧化铪晶体管和我们的唯一不同是氮化钛[电极],它创造了氧化铪和多聚之间的界面。其余部分将保持不变。”GlobalFoundries一直在与FMC合作开发一种制造路径,并声称他们是第一家成功将FeFETs与CMOS集成的公司。

因为单个坏记忆单元可以毁掉整个数组,所以统计数据也必须工作。1%的失败将导致0%的收益率。掺杂和内部应力变化的影响,特别是当导致VT的变化导致近乎或低于阈值的信号。FMC表示,它并不那么糟糕,并且他们在未来更多地说。

有关于温度稳定的问题。“原子定位舞为意味着Feram将与高温斗争,”Yeric说。然而,FMC声称他们的技术非常稳定。“温度稳定性将在4 k之间,最高可达700 k,”Pulkeramati索赔。“没有其他可用的技术可以具有这种稳定性。”

此外,绩效FMC和GlobalFoundries承诺似乎有吸引力,尽管对FEFET的速度期望很大。“我们的读取速度小于25 ns,它可能更快,”Pourkeramati说。“我们的写速度可以像读取一样快。由于我们的设置和测试车辆,我们越来越小于1μs,但它将被加快。“

一些关于速度的观点可能与供电电压有关。“在>4.5 V时,你可以切换到10ns状态。在毫秒范围内,你可以降低到小于3v,”拜尔说。“从理论上讲,使用一个内部时钟,你应该可以把时间缩短到1ns。”

此外,可以以其他NVM细胞不能通过任何方式调整FEFET的驱动器。“FEFET不是僵硬的存储器单元,而是一个具有两个V的柔性晶体管TS,“Beyer解释说。“因此,您可以扩展宽度和长度以获得高驱动电流。读取速度取决于驱动电流。“

其他FMC指标看起来也很有前景。Pourkeramati补充道:“我们一直在写10-15焦耳/位,单元面积为10F²。”与其他NVM的60F2相比。

在这里,其他人更谨慎。“Feram永远不会像MRAM / SRAM一样快速,它将受到积极的尺寸来挑战,”Yeric说。

似乎FEFET将扩展到高级节点。“我们在FinFET上展示了FEFET行为,”杰蒂斯索斯说,杰出的技术人员员工,在GlobalFoundries的差异化技术研究。Gate-全周围晶体管也没有预期的根本问题。

图4:在平面(左),FinFET(中心)和门 - 全部(右)结构上实现的FFETE。来源:融合

图4:在平面(左),FinFET(中心)和门 - 全部(右)结构上实现的FFETE。来源:融合

从竞争的角度来看,FMC似乎正在铺设一个合法的手套。“我们拥有基本专利的基本权利,”Pulkeramati说。

自我选择内存
虽然众多材料越来越多的伟大的NVM细胞,但FFFET具有一个主要优势。其他电池具有两个端子,并且需要额外的选择器晶体管,以确保通过一个单元的泄漏不会干扰另一个电池。这些选择器晶体管通常在存储器单元旁边布置,因此占用更多空间(具有由自旋存储器开发的新垂直选择器的可能性。

另一方面,FEFET单元是三端设备,因此它可以是其自己的选择器,消除了对附加设备的需求并允许更紧凑的存储器阵列。或者,铁电隧道结(FTJ)是简单的双端电容,可以在两个状态之一中编程,但是可能再次需要某种选择器。

图5:用于内存计算的3D FTJ堆栈。来源:IEDM / Kioxia

图5:用于内存计算的3D FTJ堆栈。来源:IEDM / Kioxia

Cerfe实验室负责研究的副总裁Lucian Shifren说:“给我一个完美的FTJ开关,你就会有泄漏。”“使用选择器的唯一原因是泄漏。”他还认为它们是棘手的组成部分。“隧道连接的问题,一般来说——你可以在mtj中看到这一点——是它们变化无常。它们通常需要非常先进的异质结构,以及非常薄的材料。”

虽然可以将这些晶体管与标准操作晶体管一起构建,但是另外的是在后端建立它们的实验(BEOL)因此它们可以垂直堆叠到下面的逻辑顶部的3D存储器中。这里特别地,该过程不需要干扰Feol制造期间实现的微妙余额。

然而,这与一些人所认为的FeRAM的好处之一背道而驰。大多数新的NVM技术都是在流程的后端线(BEOL)中制造的,将它们置于硅堆栈的顶部。" BEOL NVMs的不利之处在于,它会阻塞金属的其他用途," Yeric说。

FUFET可以内置在线(FEOL)的前端,使其超出上层金属的方式,同时将挑战移动到下部金属层。因此,在细胞静置和堆叠到3D存储器中的能力之间存在权衡,这需要BEOL放置。

模拟记忆,神经形态应用,以及其他想法
使用FEFET作为存储器单元具有另一个尺寸。因为它可以在“高”和“低”之间存在部分状态,它可以用作AI内存中的内存计算结构中的模拟单元。在这种情况下,小区将具有由模型预先确定的静态值。如果更新了模型,则值将更改值的唯一原因,并加载了新的权重值。

多个IEDM纸张涵盖了此申请。在一个例子中1,来自圣母大学和佐治亚理工学院的一个团队强调了对BEOL堆叠实现的偏好。“当我们去这单片3 d CIM (compute-in-memory)体系结构,然后我们可以将这些内存区域的后端行和堆栈起来的CMOS外围电路,目前,“Sourav杜塔说,圣母大学的研究助理。“这样的单片结构可以提供显著的面积、能量和延迟优势。”

图。图6:用于存储内存中计算应用程序中的突触权重的堆叠的3D存储器。资料来源:IEDM / UNIV。Notre Dame,佐治亚理工学院

图。图6:用于存储内存中计算应用程序中的突触权重的堆叠的3D存储器。资料来源:IEDM / UNIV。Notre Dame,佐治亚理工学院

另一篇论文2由博世,Fraunhofer和Tu Kaiserslautern的团队讨论了一个FEFET方法,在表面上看起来更像是其他新型NVM技术所采用的方法,该技术具有由晶体管(用于选择)和电阻器(用于选择)和电阻器(所述可编程元素)或1T1R细胞。提出了这一点的变体,其中1T是FEFET本身,作为选择器和可编程存储器。但是对于每个单元而言,具有电阻器,而且有一个电阻器用于阵列的一段,其目的是降低电流可变性。

“与高我相连。/一世比值在I中是一个很大的变异性DS.低vT状态即使是一个非常小的vT变化。赔偿我DS.我们建议形成一个1FeFET1R (1F1R)位单元,”论文指出。

图7:具有单个电阻(Ω)的FeFET存储阵列段,用于降低电流变异性。资料来源:IEDM/博世,夫琅和费,屠凯泽斯劳滕

图7:具有单个电阻(Ω)的FeFET存储阵列段,用于降低电流变异性。资料来源:IEDM/博世,夫琅和费,屠凯泽斯劳滕

但除此之外,逐步编程细胞的能力引起了研究人员对神经形态计算的眼睛。假设良好的细胞数据保留,这可以充当尖峰和其他神经形状神经网络的整合元素。这个想法是“尖峰”或另一个或另一个的事件,可以实时地从电池的极化状态逐渐添加或减去,基于在一个方向或另一个方向上实现一些高位的电池的驾驶决定。

“你可以采用1μs脉冲并将其分成10个100 ns的10个脉冲,并在两者之间放一秒钟,”Beyer说。如果需要泄漏的版本,可以设计为。“你可以故意杀死保留。然后你可以在泄漏部分设计。“

人们对探索FeFETs在创建内容寻址存储器(CAMs)中的使用也很感兴趣。在这一点上,这样的工作反映的是研究项目,而不是商业努力。浙江大学、弗劳恩霍夫光子微系统研究所、加州大学欧文分校和罗彻斯特理工学院的一个团队发表了一篇IEDM论文,描述了一种非常低功率的CAM,可以处理近似匹配。

“该凸轮设计非常紧凑,因为它只有两个FFET。它的能量和延迟也是非常低的,因为它是一个非常紧凑的结构,你不需要提供高电流来写入,“李在他的IEDM演示文稿中说。

图8:双fefet CAM电池。资料来源:IEDM/浙江大学弗劳恩霍夫分校,加州大学欧文分校,罗切斯特理工学院

图8:双fefet CAM电池。资料来源:IEDM/浙江大学弗劳恩霍夫分校,加州大学欧文分校,罗切斯特理工学院

甚至还有人对在易失性内存应用中使用FeFETs感兴趣。Arm公司的艾特肯说:“它具有持久的潜力,这使它成为我们可以用来替代各种不稳定记忆的东西。”

现实检查:仍然存在重大挑战
尽管人们对fefet很感兴趣,但仍有很多问题有待解决,最近IEDM会议上大量fefet相关论文就是证明。低水平的物理机制似乎比最初预期的要复杂得多。这是基于一些令人困惑的行为,这些行为表明,给细胞编程并不是看起来那么简单。数据保留一直是个问题,在初始编程事件发生后,细胞状态轨迹似乎会随着时间发生变化。

研究的重点之一是氧化铪和顶栅金属界面上的电荷陷阱。似乎电荷首先被捕获,然后随着时间的推移最终被释放。如果可以消除任何此类行为,那将是最简单的,但至少它们需要被理解和可预测,以便开发人员能够围绕它进行设计。

另一个来自英特尔团队的想法4在IEDM是回到氧化铪。“每当我们创建一个顶级的铁电器件时,我们会在半导体通道顶部存放铁电,”NVIDIA的高级产品营销经理Ankita Sharma说,以及前英特尔主管。“通常,这导致界面[损坏]层的意外形成。该界面层可以干扰铁电FET中出来的信号,以及影响与耐久性,循环和保留相关的其他参数。“在后门的版本中,将材料沉积在清洁表面上而不是从上方蚀刻。

图9:更传统的方法在铁电材料和通道之间产生界面层。使用后门可以消除该层及其相关的陷阱。资料来源:IEDM / Intel

图9:更传统的方法在铁电材料和通道之间产生界面层。使用后门可以消除该层及其相关的陷阱。资料来源:IEDM / Intel

其他研究着眼于编程过程中的一些行为。在微观层面上,研究人员正在关注与写数据相关的动态。在一个案例中5,他们正在研究“渗透” - 在隔离直到一致的极化“路径”通过材料的全厚度逐渐地切换小畴。

图。图10:“渗透”是指逐渐建立微米染色,直到它们连接到从源源的路径中排出。资料来源:IEDM / KU Leuven,IMEC

图。图10:“渗透”是指逐渐建立微米染色,直到它们连接到从源源的路径中排出。资料来源:IEDM / KU Leuven,IMEC

驱动feet的基本物理现象被称为“剩余极化”,或PR。“如果我们想让设备被编程成低电压T,我们需要确保+ pR域名人口可以从源头连接到漏极,使得在频道中会有一个连续的反演路径,“IMEC研究员杨翔在IEDM演示文稿中。“这种连接正是渗透是什么。”

一支团队的另一个研究6从普林斯大学,罗彻斯特理工学院,巴黎圣母院大学看着这些域的创造,初始形成由独立网站成核,直到进一步进展的涉及“墙”迁移来完成改变的地方极化。

图11:早期,成核占主导地位(小凸块)。然后墙壁向左或向右移动以关闭空间(较低级别,左右)。资料来源:IEDM/普渡大学,罗切斯特理工学院,圣母大学

图11:早期,成核占主导地位(小凸块)。然后墙壁向左或向右移动以关闭空间(较低级别,左右)。资料来源:IEDM/普渡大学,罗切斯特理工学院,圣母大学

去市场
在商业生产方面掌握这项技术的位置可能会令人困惑。像FMC这样的公司对他们所拥有的工作非常看涨,声称已经解决了陷阱问题。但工作仍然存在,甚至他们才能看到全部释放,直到2023或2024。

这一点也很难衡量行业兴奋。一方面,根据正在进行的研究的数量,似乎对实现这项工作非常有兴趣。另一方面,在为市场准备好之前,必须解决的重要电话列表。在最后的判决进来之前,我们将在几年内观看事物很可能会进化。

“这是一个非常复杂的材料系统,具有非常狭窄的操作窗口,”Globalfoundries's Soss说。“但这是一个非常有趣的记忆,我们正在密切关注,看看它是如何发展的。”

注:

  1. “用于加速计算内存的高耐久性多位铁电FET的单片3D集成”,Dutta等人,Univ。Notre Dame,佐治亚理工学院,IEDM 2020
  2. “基于模拟内存计算的超低功耗柔性精密FeFET”,Soliman等,Bosch, Fraunhofer, TU Kaiserslautern, IEDM 2020
  3. “一种用于数据中心计算的多位铁电内容可寻址存储器的可扩展设计”,Li等人,浙江大学,弗劳恩和费尔,加州大学欧文分校,罗彻斯特理工学院,IEDM 2020
  4. “高速内存操作在通道最后,后门控铁电晶体管”,Sharma等人,英特尔,IEDM 2020
  5. “在铁电FET中对阈值电压换档建模的渠道渗透的影响”,Xiang等,Ku Leuven,IMEC,IEDM 2020
  6. “用于存储和逻辑的FEFETs中铁电厚度相关的畴相互作用:基于相场模型的分析”,Saha等,普渡大学,罗切斯特理工学院,美国诺特丹大学,IEDM 2020

相关案例
下一个新记忆
研发中的新作物对未来的计算架构产生了很大影响。
更多的数据,更多的内存扩展问题
DRAM、闪存和新存储器的挑战一直存在。
什么是缩放的正确路径?
随着成本的增加,新的架构、打包方法越来越流行,但是功能的萎缩仍在发挥作用。
对铁电器件的兴趣增长
负电容带来通用性能提升。



3评论

迈克尔威廉姆斯 说:

谢谢你的文章!我可能不明白这里呈现的所有材料,但我尝试的较少!
像你这样的文章帮助我了解设备物理和新设备执行的最新情况!

raj. 说:

感谢您对新兴的新型非易失性存储器技术的信息丰富的文章。MRAM,FERAM和PCRAM是未来的潜在记忆技术,可以为普遍存器技术的发展铺平道路。

XTN. 说:

很高兴看到25年后回来 - 以及很多新想法。
谢谢,很好的总结。

发表评论


(注意:此名称将被公开显示)