中文 英语

铸造厂为22纳米做准备

大容量CMOS、FD-SOI和finfet都是为了差异化而竞争的大玩家。但在28nm之后,芯片制造商将何去何从?

人气

在过去一两年引入新的22纳米工艺后,晶圆代工厂正在加速该技术的生产,并准备摊牌。

GlobalFoundries英特尔台长联华电子正在开发和/或扩展其在22nm的努力,符号此节点可以为汽车,物联网和无线等应用程序生成大量业务。但是,铸造师客户面临一些艰难的选择,因为并非所有22个流程都是相似的。此外,并非所有这些都完全补充了EDA工具或IP。

尽管如此,铸造厂供应商是推出22nm的原因。首先,铸造厂业务在此节点增长多年后,28米面临放缓和超流量。因此供应商认为22nm是一种生成新收入的一种方式。

此外,22nm填补了铸造客户的差距。许多客户在28米及以上的顾客正在仔细考虑移动到16nm / 14nm及以后的想法。但是在那些节点,选项限于FinFET晶体管,其比传统的平面晶体管更昂贵。


图1:FinFET vs. planar:来源:Lam Research

因此,对于28米及以上的铸造顾客,22nm是一个引人注目的选择。它提供比28nm更好的性能,但它比16nm / 14nm及更大的FinFET便宜。

但是从给定的铸造厂选择一个22nm技术可能远远超过22nm在不同的铸造。不同的铸造厂推出了三种不同的22nm:

  • TSMC和UMC正在开发22nm平面散装CMOS过程。
  • GlobalFoundries正在准备一个22纳米的平面FD-SOI技术。
  • 英特尔正在推动一种低功耗22nm finFET技术。

如果这还不够,三星正在开发18nm平面FD-SOI技术。无论是22nm还是18nm,铸造厂都是针对同一客户的目标,这意味着铸造厂之间的竞争预计会升温。

“22nm将成为下一个流行的节点吗?我的评估是肯定的,“Kelvin Low,铸造资格老将和ARM物理设计集团营销副总裁兼营销副总裁。“我不相信一个营地将赢或其他营地将获胜。几个营地将获胜,因为设计考虑因素如此不同。“

当然,22nm和18nm不适合每个人或所有应用程序。如前所述,芯片制造商可以选择保持在28nm及以上,或跳过22nm和18nm,然后移动到16nm / 14nm及更远。该决定基于应用程序,以及传统指标,如电源,性能,区域缩放,交货时间表和成本。

为了帮助行业领先于曲线,半导体工程看看22nm和供应商基地。德赢娱乐网站【官方平台】

大部分互补金属氧化物半导体
如今,一些人认为22nm是一个独立的市场,而另一些人则认为22nm是28nm的一个子集。

国际商业策略(IBS),一个研究公司,肿块四个节点-28nm,22nm,20nm和18nm - 进入相同的一般类别。总的来说,这一包括所有流程类型的市场,预计2018年将达到115亿美元,据IBS称,2017年的下降2.8%,预计2019年的市场将在2019年仅增长0.6%。这个节点的实际增长预计会发生在此之后。

在这一点上,28nm是这类产品中最大的一块。根据IBS的数据,2017年,仅28nm代工工艺市场的规模就达到了100亿美元。然而,2018年,28nm的产量平平,并受到产能过剩的困扰。一些(但不是全部)28nm客户正在迁移到高级节点。而中国正在建设更多的28nm晶圆厂产能,因此加剧了市场的困境。

最重要的是,22nm开始蚕食28nm。IBS首席执行官韩德尔•琼斯表示:“在2018年,22nm芯片在28nm芯片代工市场的份额为10%。”“我们认为随着时间的推移,22nm将成为一个大节点。”

在22nm平面大容量CMOS、FD-SOI和finfeds的三种主要风格中,大容量CMOS最为人所知,因为它多年来一直是芯片行业的支柱。CMOS用于平面晶体管和finFET晶体管,而FD-SOI使用了一种特殊的绝缘体上硅晶片,在衬底中集成了一层薄薄的绝缘层。

每个技术都有自己的好处和缺点。散装CMOS是最便宜的,但是2D CMOS晶体管容易静态泄漏,这是引入FinFET的主要原因之一。控制泄漏允许芯片制造商增加时钟频率,但速度必须与动态功率密度平衡。同时,FD-SOI使用平面结构完成相同的东西,同时添加身体偏置的选项以控制电力。缺点是IT ithat和FD-SOI都比CMO更昂贵。

所有这些22个选项旨在赢得新业务,而无需多图案,这是耗时和昂贵的。这就是为什么28nm节点在2011年引入的原因已成为许多高级IC设计的甜蜜点。它平衡了应用程序的性能和成本。

根据IBS的数据,28纳米平面器件的平均设计成本为5130万美元,而16/14纳米芯片的平均设计成本约为1.063亿美元。因此,虽然GlobalFoundries、台积电(TSMC)、联华电子(UMC)和其他公司提供16/14nm的finfet,但大多数设计仍是在较老的节点上推出。

IBS的Jones说:“当你使用finfet时,你的面具和设计成本会有一个大的飞跃。”“finfet对数字很好,但你不能真正做射频。混合信号是一个挑战。”

finfet是高性能应用的理想选择,但该技术在其他方面受到限制。射频和模拟量的集成是很困难的。为了填补这一空白,一些代工厂商在一段时间前就开始开发22nm。22nm为那些想要比28nm性能更好,但不需要或买不起16nm/14nm及以上性能的客户提供了一个选择。

22nm非常适于IOT,混合信号和RF。根据IBS的情况,它比16nm / 14nm的平均IC设计成本为70.3百万美元,它较低。

联华电子的企业营销总监John Chen表示:“我们预计22nm的使用周期将很长,产量合理。”“客户将有一个极具吸引力的超低漏性工艺选择,可以从现有的28nm设计中迁移到14nm,而不是直接从28nm迁移到14nm。(22nm)得益于比14nm更低的掩模和设计成本。”

22nm也为那些设计在65nm、55nm和40nm的芯片制造商提供了一条相对轻松的升级之路,而这正是许多对成本敏感的设计正在进行的地方。Arm 's Low表示:“当这一组产品迁移到下一个节点时,将在22nm处呈现出一股大波。”“只要成本合适,它就会发生。还有IP可用性。一旦两者结盟,市场就会起飞。”

在22nm的多种选择中,由台积电(TSMC)和联华电子(UMC)正在开发的平面CMOS基本上是今天28nm平面CMOS技术的缩小版。和28nm一样,它采用了高k/金属栅极,铜互连和低k介质。

这种方法有利有弊。有利的一面是,它是28nm的延伸,芯片制造商可以使用相同的设备和工艺流程。不利的一面是,块体技术在接近20nm时受到了不必要的短通道效应。这反过来又降低了设备的亚阈值斜率或关断特性。

然后,在传统的晶体管中,栅下的通道区域移动电荷耗尽,使掺杂原子电离。“这些原子的电荷,以及栅极工作功能,设置了阈值电压。损耗区深度控制着静电。在耗尽区域下面是中性硅,有很多移动运营商,”半导体专家、IBM前技术人员特里·胡克解释说。

但随着技术的推进,大块CMOS晶体管容易出现一种被称为随机掺杂波动的现象。简单地说,这会引起沟道中掺杂原子的变化。因此,大块CMOS晶体管的性能可能与其名义行为不同,也可能在阈值电压方面产生随机差异。

GlobalFoundries产品线管理高级主管Jamie Schaeffer在最近的一段视频中说:“大块平面技术受到大量随机掺杂剂波动的限制,这主导了先进节点晶体管的不匹配和变化。”

解决这个问题的一种方法是转向像FD-SOI和finfet这样的完全耗尽型晶体管。芯片专家Hook说:“在finfet和FD-SOI中,沟道掺杂剂被最小化,在匹配中获得了一次性的好处。”

不过,台积电(tsmc)和联华电子(UMC)这两家代工厂商计划推出22nm版本的批量CMOS技术,以突破批量CMOS的极限。尽管存在这些挑战,22nm芯片还是获得了一些吸引力。

“我的理解是,一些客户正在利用密度/速度/功率的优势,从28nm转移到22nm。台积电预计约20%的28nm/22nm客户将选择22nm。“FD-SOI适用于低功耗小众应用。22nm bulk是流行28nm的缩小版。大多数设计师都习惯于这种设计方法,它拥有更广泛的可用物理IP。”

与此同时,台积电最近披露了其此前宣布的22nm技术的更多细节,该技术涉及两个工艺平台。第一项技术是22nm超低功耗(ULP),适用于要求更高性能的低功耗应用。第二种是22nm超低泄漏(ULL),用于超低功率器件。

台积电研发副总裁Cliff Hou表示:“对于物联网和RF/模拟应用,应用空间非常广阔。”“一项技术很难同时覆盖两种应用。所以我们需要分别优化它们。”

22nm ULP的工作电压从0.8到0.9伏。台积电公布了一个新的规格22nm ULL,它是0.6伏。该版本将于2019年4月推出。

除技术规格外,铸造客户还必须检查EDA工具和IP支持的过程。这变得棘手,因为一些成员提供比22nm的更多EDA / IP支持。

奖励依靠第三方EDA工具。然后,对于给定的过程,铸造厂制定了一些自己的IP,但它们也依赖于第三方IP。埃及供应商和知识产权技术有很长的名单。但在一个主要的IP开发中,22nm标志着台积电进入嵌入式MRAM和电阻RAM空间。

嵌入式存储器集成在微控制器(MCU)中。mcu将NOR闪存用于嵌入式内存应用程序,如代码存储。

然而NOR很难扩展到28nm以上,这促使了对下一代存储技术如MRAM和RRAM的需求。新的存储器类型结合了SRAM的速度和闪存的无波动性和无限的持久性。

不过,Microchip公司计划将其名为SuperFlash的嵌入式闪存技术扩展到22nm。Microchip子公司硅存储技术(SST)市场总监Vipin Tiwari表示:“一旦28nm技术合格,我们计划支持FD-SOI和/或22nm技术。”“因为22nm是28nm的缩小节点,所以这些节点很可能需要SuperFlash技术。eMRAM和SuperFlash技术可以共存,这取决于最终应用程序。”

然后,在另一个第三方IP领域,Arm已经为台积电22nm工艺开发了物理IP,如标准单元库、通用I/ o和内存编译器。

在EDA方面,大型EDA供应商支持TSMC的22nm技术。“22nm的支持通过铸造出来的一些微妙差异,它们如何进行光刻以及他们提供的DFM启用量,”产品营销总监Michael White表示:门托,西门子的一家公司。“重要的是要注意,由于这是一个新的节点变体,Golden签约和后续工具之间存在时间滞后/质量差异。无晶圆厂客户将希望在磁带出来的问题中使用该行业金色或运行更高的风险。“

UMC也正在开发22nm批量CMOS过程。“UMC现在最终确定了我们的22纳米工艺的客户规范,我们希望在2020年倾斜到生产,”UMC的陈说。“该技术节点具有性能和功耗优化,约10%的区域缩放相比28nm,超低功率和射频/ mm波优势。UMC的22nm平台将是一种经济高效的解决方案,可满足Planar高K /金属门技术的广泛应用,包括移动(5G和其他无线),IOT和汽车领域。“

FD-SOI
GlobalFoundries是第一个进入22nm竞赛的选手。三年前,该公司推出了一种22nm的FD-SOI技术。一段时间以来,三星已经推出了28nm的FD-SOI,并在研发18nm版本。

此外,GlobalFoundries正在开发一款12纳米平面版FD-SOI,预计将于2022年推出。一般而言,22nm或18nm FD-SOI并不与16nm/14nm finfet竞争,它们服务于不同的市场,几乎没有重叠。

FD-SOI采用了一种特殊的SOI晶圆,它在基片上集成了一层薄薄的绝缘层(20至25nm厚)。这一层将晶体管与衬底隔离,从而阻止器件中的泄漏。

FD-SOI还基于平面,完全耗尽的架构。“这基本上消除了随机掺杂剂波动,提供出色的错配和静电,以改善子阈值斜率,”GlobalFoundries“Schaeffer表示。

GlobalFoundries的22nm FD-SOI技术被称为22FDX,它将高k/金属栅极与硅锗通道结合在一起。与28nm相比,它的性能提高了30%,功率降低了45%。它在2017年初达到了生产合格。

最近,GlobalFoundries为混合添加了更多功能。“Sub-6GHz RF,MMWAVE,超低泄漏和超低功率扩展都有资格,”Schaeffer说。

让FD-SOI有吸引力的是两个特征——低权力和身体偏见。它使驱动电流910μA/μm (856μA/μm)在0.8伏,电压操作降低到0.4伏。

身体偏压是指完全控制阈值电压(Vth),通过对晶体管的后门进行极化来动态地控制晶体管。Vth这是一个只有通过复杂的掺杂技术过程才能确定的参数,现在可以通过软件动态编程,”Soitec的产品营销经理曼纽尔·塞利尔说。“设计者可以利用这个特性来动态管理电路中的泄漏,也可以有效地补偿静态(过程)和动态变化(温度、电压和老化)。其结果是,在超低功耗下,能源效率提高了4到7倍。”

FD-SOI还支持正向体偏置。根据意法半导体公司的说法,当衬底的极化为正时,晶体管的开关速度可以更快。

然而,FD-SOI有三个缺点:成本、生态系统和采用。多年来,FD-SOI的应用有限。英特尔(Intel)、台积电(TSMC)、联华电子(UMC)等公司从未采用FD-SOI技术,他们表示,大规模CMOS能够以更好的成本实现高性能设备。例如,一个SOI晶圆的售价为370到400美元,而一个CMOS晶圆的售价为100到120美元。

但FD-SOI的掩模数量确实较低,这弥补了晶圆成本。根据IBS的数据,FD-SOI有22到24个掩模步骤,而类似的批量CMOS工艺有27到29个掩模步骤。

FD-SOI也在缩小差距。IBS的Jones表示:“我们现在正在考虑散装CMOS的极限。”22nm FD-SOI的晶体管成本在22nm HKMG(高k/金属栅)晶体管成本的5%以内。与22nm HKMG相比,22nm FD SOI的功耗降低了30%至50%,这对可穿戴设备和物联网设备来说非常重要。”

然而,FD-SOI社区在EDA/IP生态系统方面比较落后。琼斯说:“22nm FD-SOI的IP生态系统正在加强,但22nm HKMG批量CMOS拥有更广泛的IP生态系统。”

潮流正在转变。Cadence、Mentor和Synopsys已经通过了GlobalFoundries FD-SOI技术的各种EDA工具认证。

Mentor公司总裁兼首席执行官Wally Rhines说:“RF有一些独特的功能,比如集成FD-SOI,这在其他方面是很难比拟的。”

FD-SOI还有其他优点。“虽然FinFET为您提供接近零泄漏,但您仍然具有动态功率。FD-SOI的一个优点是动态功率。如果可以将电压从一个电压降低至0.6,则功率降低65%。“FD-SOI”在能够动态地改变功率与性能平衡方面具有一些优势,“莱比斯说。

其他选择
去年,英特尔推出了22nm finFET技术的低功耗版本。从那时起,英特尔就一直对上市缄口不言。不过,在即将举行的IEDM活动上,英特尔计划发布一篇关于22nm嵌入式MRAM技术的论文。

在22nm左右有很多活动,但目前还不清楚这个市场会有多大,或者哪种技术会占上风。现在说22nm会成为一款轰动一时的产品还是一个利基市场还为时过早。每种技术都有自己的位置,但有些技术可能会比其他技术获得更大的吸引力。

相关案例

22nm进程战争开始

FD-SOI最有效的地方(第二部分)

FD-SOI成为主流

FD-SOI采用扩展

芯片制造商不只着眼于规模化



留下一个回复


(注意:此名称将被公开显示)