中文 英语

赛灵思公司

成为Xilinx模拟/混合信号IP设计团队的一员,负责设计和开发下一代IOs,高速内存(LPDDR5, DDR5, gDDR6, HBM2/HBM3,芯片到芯片,…)和芯片到芯片Gbps专有PHY IP解决方案。职责包括

定义,审查和签署IP顶层和组件级规范
AMS元件电路及版图设计
监督硅前布局,硅后表征和调试。
支持产品的启动和调试,并在测试计划和描述报告上签字。
与SOC团队,系统硬件/软件团队,以及全球制造团队沟通。

想了解更多信息,点击“申请工作”