中文 英语

机器学习使记忆设计的高西格玛验证

变异感知内存验证,带有蛮力蒙特卡罗准确度的时间更少。

人气

新兴的应用程序和大数据爆炸使得内存ip在现代电子产品中无处不在。具体来说,数据中心和云计算服务器对低芯片面积、低电压、高容量、高性能的存储器的需求正在上升。这对于服务指数级增长的连接繁荣和最新的基于5G的系统至关重要,包括那些针对电信和汽车应用的系统。

在片上系统(SOC)中的嵌入式存储器IPS形式的记忆,用于芯片的重要部分 - 在某些应用中超过50%。这些存储器存储并从高速网络和互联网上释放大量数据,往返许多边缘设备。设计的记忆有许多复制的构建组件,如BitCells,Sense AMPS和Control Logic。这些记忆的稳定验证需要高Σ分析,以考虑所有设计变化,并满足达到目标设计产量的功率,性能和面积要求。

今天的大多数传统的高Σ分析方法都没有可扩展,准确,足以满足生产设计质量和计划。这为记忆设计师和设计团队提供了几个挑战,并介绍了最终影响内存设计产量的不确定性和风险,因此,最终产品的质量。

曼拓是西门子的子公司,提供全面、快速、准确的存储元件和全芯片存储的高西格玛分析和验证。Solido Variation Designer的高西格玛验证工具使用机器学习技术来智能验证到6西格玛或更高,只有少量的模拟签名蒙特卡罗SPICE精度。Solido Variation Designer的分层蒙特卡罗工具实现快速和准确的全芯片内存验证使用分层,结构正确的蒙特卡罗样本。

高西格玛核查回忆挑战

大量内存组件复制需要高Σ验证,以便为每个组件执行详尽的变化感知模拟,并识别最坏情况的故障。

这呈现了几个挑战。蛮力高Σ验证需要数百万和数十亿的模拟,这对于生产模拟运行时间来说是不可行的(图1)。因此,设计师被迫考虑其他快捷方式方法,例如运行较小的蒙特卡罗模拟,并使用外推技术来向高Σ区域出去。一种方法是使用+/- 6标准偏差与平均值。这容易产生不准确的结果,因为它具有完美的高斯分布,这可能不是这种情况。


图1:达到高Σ与蛮力蒙特卡罗模拟不实用。

在存储器组件级执行高Σ模拟之后,设计者必须考虑全芯片存储器的统计变化。同时验证全局变化和多个级别的本地/不匹配变化对于实现准确的全芯片存储产量至关重要。这是一个令人难以置信的复杂任务,目前,设计人员无法以统计准确性执行此操作。

在全芯片内存设计上运行蒙特卡罗模拟是耗时且不切实际的,需要几周或几个月的时间。因此,内存设计人员满足于少量(例如,5-10)全芯片模拟。然后,他们对设计进行超边际补偿,以弥补由于没有正确地解释全芯片内存设计的统计变化而产生的潜在不确定性。这将导致内存设计的功率、性能和面积不够理想。

高西格玛验证回忆

Solido变型设计器解决方案提供了先进的变型感知设计和验证工具。工具的核心是机器学习技术,能够实现生产证明的快速和可验证的蛮力精确的高西格玛蒙特卡罗模拟。高西格玛验证器(HSV)和层次蒙特卡罗(HMC)工具流程提供了快速和准确的变化感知验证的存储器设计。

HSV是一个下一代高Σ解决方案,智能地将内存组件(例如,比特电池,感测放大器和控制逻辑)验证为6 sigma和更高,仅在少量模拟中签约Monte Carlo Spice精度。它自动选择最佳数量的初始蒙特卡罗样本,以构建和验证机器学习模型。随后,它运行了最佳的模拟量,以自动验证结果是蛮力准确的,使其非常快。内置自动化使设计人员能够在没有任何手动干预的情况下在单次通过中找到组件的产量。

使用Solido等级蒙特卡罗(HMC)工具,内存设计人员可以将内存组件与内存层次结构相结合,实现快速准确的全芯片验证。

HMC采用一个简化的测试台,它可以表示全芯片内存或实例,即关键路径或内存片(图2),从而实现比模拟全实例或全芯片内存快得多的模拟运行时。


图2:表示一个内存片。

例如,实现全芯片内存屈服,例如3 sigma要求在更高的Sigma(图3)中验证存储芯片内的复制组件。HMC从存储器切片测试台生成分层,结构矫正蒙特卡罗样本,并通过蛮力Spice Monte Carlo精度实现更快的模拟顺序。


图3:实现3个Sigma,全芯片内存产量。

高西格玛内存设计验证流程

顶级半导体公司和铸造厂正在使用HSV和HMC来实现全芯片内存的强大变体感知验证。使用HSV,设计人员快速验证内存组件,以达到高Σ目标,具有可验证的蛮力精确的结果。使用HMC工具,设计人员将所有内存组件组合并使用简化的内存切片测试台实现快速准确的全芯片存储器率,具有完美的Spice Monte Carlo精度

考虑一个内存列测试台的案例研究,该测试台由每个芯片32个检测放大器和每个检测放大器128个比特单元组成,其中单元电流低于410nA是故障。根据所描述的组件数量,实现3 sigma芯片成品率需要bitcell成品率为4.97 sigma。图4a显示了HSV的结果。对于这个结果,4.97 sigma的输出值是474.1nA,完全在410nA的规格范围内。与蛮力相比,HSV通过显著减少模拟次数实现了这一点,提供了3.37M倍的加速。至此,我们已经完成了验证组件(比特单元)的关键步骤,并准备使用HMC执行最后的全芯片验证步骤。

图4b显示了通过HMC运行相同的内存列testbench的结果。看3西格玛芯片成品率目标,我们看到值是424.7nA,在410nA电池电流规格内。这就解释了所有的全局和局部/不匹配变化效应。


图4A:验证位电池到4.97 sigma。


图4B:验证全芯片内存到3个Sigma。

概括

嵌入在SOC中的记忆需要高分验证以实现高产硅。传统的蛮力Monte Carlo模拟存储器组件和全芯片内存是不可行的。其他常规验证方法和解决方案受到约束,不考虑所有全球和本地/不匹配统计变异,导致不确定和过度辐射。这可能会影响和损害内存产品的性能和竞争力。全面,快速和可靠的蛮力精确的高Σ验证解决方案,用于对内存组件的所有统计变化和全芯片内存的层次结构表示是必不可少的。

Mentor,Siemens Business,为全面,快速和可验证的蛮力提供了一种精确的高Σ分析和验证内存组件和全芯片内存的工具。Solido Variation Designer的下一代高分验证剂工具使用机器学习技术来智能地验证到6个西格玛和更高,在少量模拟中签约Monte Carlo Spice精度。Solido Variation Designer的等级蒙特卡罗工具使用分层结构矫正Monte Carlo样本实现快速准确的全芯片验证。



发表评论


(注意:此名称将被公开显示)