中文 英语

更多选择,不太确定性

越来越昂贵的缩放是强迫整个半导体行业来称量接下来的选择。

人气

不断增加的功能扩展成本正在分裂芯片市场,给全球供应链注入了不确定性,几十年来,全球供应链一直在不断调整。

那些拥有足够深度资源并且对密度有明确需求的粒子将可能遵循摩尔定律,至少在7nm之前。接下来会发生什么取决于各种因素,从可用的光刻技术(euv,多束电子束,可能与定向自组装结合)到量子效应的影响,新材料的可用性和难度,以及新的晶体管结构。

推进较小功能的公司之间的目前思考是可能没有10nm节点。其中一些取决于谁在进行计数,因为一个铸造的10nm可能与另一个人不同。但是,重要的问题是,芯片制造商为新节点做准备太久了,因此他们正在跳过半步节点。这是大多数公司忽略了20nm的原因(尽管有两个最流行的应用程序处理器在该节点上开发出来,但20nm BEOL进程延伸到16/14nm),10nm可能会是真的。

该公司董事长兼首席执行官Charlie Janac表示:“一直致力于10nm节点技术的人表示,这一技术的发展速度太快了,他们很难把钱赚回来动脉杆菌。“同时,他们对5nm的任何商业案例都持怀疑态度。如果你考虑一个碳纳米管,它是2nm。所以你有一个相当于三个纳米管宽度的互连线。成本变得令人望而却步。大多数人都在说,7nm技术的经济游戏正在升级,所以他们在7nm技术上投入了大量资金,因为他们预计7nm技术还会持续一段时间。”

10nm节点被认为是半节点,而半节点传统上并不像全节点(130、65、28、16/14 nm)那样寿命长,这就是为什么大的芯片代工公司都在努力开发7nm而不是10nm。

该公司负责全球设计解决方案的副总裁Subramani Kengeri表示:“无论从功率、性能还是成本来看,在10nm的芯片上,你都只能获得一半多一点。globalfoundries。“下一个全节点将为7nm,这将是一个非常长的节点。流程节点通过三个阶段:研究,他们看出不同的材料,路径寻找和开发。现在,7nm已经搬到了路径发现阶段。“

为服务器、gpu、智能手机和FPGA供应商开发芯片的公司总是会推出可用的最先进的节点。改变的是其他人不再追随他们。许多芯片制造商正在考虑从平面芯片到其他一系列令人眼花缭乱的选择FD-SOI.这可以通过双重图案化一直延伸到10nm,以及2.5 d扇出和单片3 d一体化。

“我们看到的是技术覆盖,”Mike Gianfagna说,营销副总裁埃斯利昂。不同的技术口味在不同的成熟程度下具有不同的产量学习。因此,使用2.5D,期权数量增加,但由于产量学习,结果的确定性下降。您没有平面硅的含量没有生物硅。但你的奖励也可以上升。除了现在更复杂的包装,它更容易划分并征服但更难以包装。通过FD-SOI,我们拥有的一个讨论是数据与看的数据有很大差异。我们处理的最大挑战是,这些挑战并没有任何这些运输。什么是FD-SOI的路线图?“

后的钱
现在的问题是,下一轮的研发投资将流向何处,答案取决于你问的是谁。如果没有个人电脑和智能手机繁荣年代推动的大规模生产,芯片制造商的整合和不断上升的开发成本可能会产生冲突。IDC数据显示,虽然智能手机出货量没有下降,但其年增长率正从2015年的约10.4%降至2019年的5.1%。http://www.idc.com/getdoc.jsp?containerId=prUS25860315

在可预见的未来,智能手机市场无疑仍将是SoC增长的巨大驱动力。但随着市场的成熟,设备将面临定价压力,这反过来又会对为这些设备开发soc的成本造成压力。随着汽车市场的趋平,还有什么能产生数十亿辆汽车继续行驶摩尔定律

过去一年的会议在会议中一再被问及该问题。虽然答案很清楚 - 现在没有任何东西,芯片制造商正在举行第二个看这个问题甚至是相关的。

“这是统计的利润,”斯蒂夫卡尔森,集团营销总监韵律首席战略办公室。“系统公司正在内部设计,我们通过并购和有机增长观察更多地重新汇总。因此,半导体成本可能会增加,但系统的价格可能会降低。这不仅仅是依赖材料清单。它也是装配,测试和可靠性。我们看到产品规划更加全面和科学。因此,虽然某些公司在半导体上花费更多,但产品生命周期的产品总成本正在下降。“

不过,这给半导体市场带来了一些有趣的问题。降低芯片成本的关键因素之一,特别是降低电子产品的成本,是规模经济。从历史上看,功能会缩小,市场会在每个新节点上驱动巨大的产量,允许铸造厂投资于新工艺和EDA工具、IP和制造设备,从而通过利用这些工艺产生收入。

在28nm及以下,每个铸造厂的工艺是不同的,这意味着工具,IP和一些设备必须定制。下面16/14nm,比以前有更多的不确定性,如当EUV或多波束电子束光刻将商业上可行的,多少颜色需要多少光掩模层,和是否需要新材料来减少RC延迟,他们是多么困难,以及它们将如何影响成本。这个列表还在继续,这从一个更高的层次上解释了为什么铸造厂比过去更快地向更小的几何形状发展。他们负担不起对半节点的投资,因为这些节点没有足够的流量来保证他们的投资。

改变业务动态
不过,不是每个人都在同一个方向。随着更多选项上市,重点是出于上市的。其中一个选择是绝缘体上的完全耗尽的硅。三星STMicroelectronics., Leti和GlobalFoundries都在推动FD-SOI作为不需要这种密度的芯片制造商的替代品Finfet.可以提供的解决方案。对于28nm的FD-SOI,泄漏电流相当于16/14nm的finFET。GlobalFoundries和意法半导体公司表示,22nm晶体管的性能和漏电性能与finfet相当。

尚未清楚的是,竞争性FD-SOI如何留下3D晶体管,在16/14nm之后的下一个节点,以及与光刻选择有关的部分问题以及在什么时候可用的问题。GlobalFoundries正在考虑10nm平面FD-SOI芯片,例如,这不需要双重图案化或FinFET - 特别是新的光刻

“10nm和7nm的设计基础设施非常昂贵,”GlobalFoundries'Kengeri说。“循环时间较长,因为你有60到70个掩模,并从卷胎到生产的产品更加困难。这使得10 / 7nm的风险超过22nm fd-soi。“

22nm节点具有作为单图案化的最后一个节点的增加的好处,并且FD-SOI使用平面晶体管加上体偏置以实现较低的功率。

“通过FD-SOI,数据看起来很有所不同,”埃尔西蒙的Gianfagna说。“技术面孔的最大挑战是有多少已发货,FD-SOI的路线图是什么。市场喜欢选择,但有FD-SOI超越了Finfets吗?不。”

重新思考旧节点
这里的对冲策略涉及扇出和2.5d,它可能被证明不仅仅是对冲。台长根据多个行业来源,对集成粉丝的扇出业务称为Info,正在稳步增长。公司,如Hisilicon,ASE Group和迈威尔公司正在开发2.5D芯片的商业实施,以及华为,IBM和AMD正在销售它们。(英特尔正在开发自己的堆叠模具技术,尽管尚未确定介绍这项技术的时间。)

“最终,世界别无选择,只能去3D,”Janac说。“当发生这种情况时,包装房屋变得非常重要。每个芯片的问题都成为如何保证包装的工作。可测试性必须进入互连,这意味着包装房屋也成为设计房屋。“

该包装是由外包半导体装配和测试或者果实仍有待观察。两者都在定位自己能够利用这种转变。随着该班次来到既定节点的重新兴趣,这远远超出了一个单片旧节点设备。利用插入器,桥梁甚至是硅通孔,RC延迟的问题很大程度上消失。虽然现在,持续到现在,这是对价格的担忧,这在很大程度上消失了。

“2.5D和扇出在六个月左右击中了新的价格高原,”卡尔森说。“降低了超过50%的降低成本。这为创造力提供了更多的途径。它不仅仅是关于下一个节点。电源和性能信封在更复杂的架构下没有更好的更好。同时包装选择的数量已经成长。您可以为多个产品考虑这一点,以便它们是架构和包装,因此有良好的盈利能力。“

这比听起来更难,这是为什么它已经拍摄了2.5d的关键原因,以便在商业上开始滚动。“这是关于包装,架构以及如何在硅上铺设它,”ASE业务开发与工程副总裁Calvin Cheung说。“我们一直与合作伙伴密切合作。互连可以达到几千块颠簸或微突变,并且必须使每个凸起或微突离泵连接。这要求您获得合适的材料和设备,您必须了解如何挑选正确的设备。“

但随着这些问题的解决,价格正在迅速下降。GlobalFoundries的肯盖里表示,2.5D的主要市场有三个。第一种方法是将较大的模具分成多个部分,以提高成品率。第二种方法是优化封装内每个芯片或模块的功能,这也是Marvell、ASE和Tezzaron所采用的方法。第三种是拥有大量内存的芯片,它们可以被分割成独立的部分,并通过一个插入器连接。

结论
所有主要的铸造厂都可以使用这些方法中的任何一种,无论是栅极全方位fet,水平或垂直纳米线fet, 2.5D,全3D-IC,单片3D-IC或扇出。GlobalFoundries和三星支持FD-SOI。而且sat可以利用任何先进的封装方案。随着研究的不断发展,他们积极地与市场保持同步,市场也试图与他们保持同步,并找出最佳的前进方式。

但是,这就像试图在移动基础上建立一个平台。在某些时候,需要做出选择,无论是用于连接在一起的下一个大事或大量较小的东西。作为kengeri观察到的,“从现在五年,一切都会有一个收音机。这将是非常先进的逻辑或平面FDX(FD-SOI)或2.5D仍有待观察。但所有这些都需要以非常低的成本完成。“



3评论

memister 说:

你跳过的越多,开发下一步所需的时间就越长。

ed sperling. 说:

Memister,你是对的,但它并不清楚下一步将是什么。您如何考虑Quad-或Octa-Patterning与EUV?

memister 说:

我认为2个双重图案化技术可以组合以浸入以来,因为它们变得更便宜。宽度或更少10 nm,门无法停止隧道。

留下一个回复


(注意:此名称将公开显示)