中文 英语

后硅通道材料的新挑战

最后一系列:即使在较小的晶圆尺寸下,获得高质量材料也仍然存在问题。但有一些明亮的斑点。

人气

为了将替代通道材料引入CMOS主流,制造商不仅需要单个晶体管器件,还需要完全可制造的工艺流程。在最近的IEEE电子设备会议(2013年12月9日-11日,华盛顿)上展示的工作表明,在这一流程的几乎所有方面仍有大量工作有待完成。

首先,也是最根本的是,没有基板很难制造集成电路。到目前为止,大多数器件的开发工作都是使用锗晶圆(用于pMOS)或InP晶圆(用于nMOS)的InGaAs外延层。几乎没有研究尝试将两种材料集成在同一片晶圆上,这表明完全集成可能是多么具有挑战性。例如,IBM苏黎世的研究人员使用层传输技术构建硅/氧化物/SiGe/氧化物/InGaAs混合晶圆。台面结构被蚀刻到晶圆中,用于器件制造。虽然初步结果良好,但尚不清楚这种方法是否可制造。在其他挑战中,nMOS和pMOS区域相对于底层晶圆有不同的高度。高级光刻的对焦窗口非常窄,因此可能不容易同时保持两种设备类型的对焦。然而,即使是如此重要的平版印刷问题,目前也无关紧要。由于器件质量不能达到300mm的InGaAs晶片,因此在2英寸(50mm) InP衬底上生长了InGaAs供体层。

Ingaashybrid.
数字:用于将InGaAs n-FET和SiGe P-FET集成在混合晶片上的过程流程。图片礼貌IEEE。

即使在较小的晶片尺寸下,即使在较小的晶片尺寸下,也仍然获得高质量的替代渠道材料仍然具有挑战性。即使当原料的C-V曲线和其他电气性质也是相同的,锗MOSFET也具有不同的沟道迁移率特性。东京大学研究归因于这种行为在锗晶片中存在电中性散射部位的存在,可能是氧气杂质。虽然市场增长为供应商提供激励和资源可能会提高材料质量,但暂时难以判断具体结果是否是由于成功的过程优化或不一致的起动材料。

在IngaAs晶体管中,迁移率基本上随着晶体取向而变化,(111)方向优于(100)方向。iriasawa和同事开始使用IndaAs-on-on-In-Indulator晶片,首先选择性地将适当定向的翅片蚀刻到原始基板中,然后在顶部沉积外延InGaAs以制造三角形通道。显然,任何这样的集成方案都将取决于仔细的晶片对齐以实现最佳的设备性能。

一旦器件级通道材料被实现,形成一个高质量栅极介质是下一步。在这方面,最近的结果提供了乐观的理由。作为以前讨论过,初始al2O.3.沉积似乎不需要迁移InGaAs接口。虽然干净的表面对于成功的栅极氧化物沉积是必不可少的,而原子层沉积似乎是用于表面制备的能力技术,D. Hassan Zadeh和Codorkers也是如此获得La的好结果2O.3.电介质。这种材料,以及HFO2,提供了比铝高得多的介电常数2O.3.,提高替代信道设备的最终可扩展性。

最近关于源漏触点的研究也很有前景。有几个不同的研究小组对锗和砷化镓都使用了类似卤化物的镍基接触剂。在这些过程中,沉积的镍与源漏半导体——锗或砷化镓——形成一种合金,然后多余的镍被腐蚀掉。2012年,IBM的员工实现均匀的Ni-Ingaas合金厚度,基板处具有突然的过渡。虽然合金的电稳定性是在更高的加工温度下的潜在问题,但由于III-V半导体部件的解吸似乎是由于相变的解吸,并且可以限制合适的盖层。作为Zadeh和Coworkers,它也是可能的,通过形成NISI来限制镍和半导体之间的混合。2接触层。

虽然这一总结了我们关于替代渠道材料的特别报告,但当然不会结束我们对本主题的持续覆盖范围。我们希望在未来几个月和几年内报告更多的消息。与此同时,本系列中的其他文章可以在此处找到:



1评论

留下一个回复


(注意:此名称将被公开显示)