中文 英语

疼痛管理

两个部分中的第二个:管理痛苦实际上是一个不断增长的问题,从街区到SoC到软件开发人员社区,一直进入云端。

受欢迎程度

本系列的第一部分从最初的芯片需求概念到制造过程,焦点都集中在半导体流程中的重叠和新的痛点上。第二部分将探讨企业如何努力应对这种痛苦。

这不是秘密SoCS的设计、调试和制造变得越来越复杂,但这种复杂性已经远远超出了芯片的边界。物理效应,如热和静电放电已经成为全设备的问题。与此同时,安全性可能涉及许多设备。当软件开发涉及打开和关闭模块、设备,甚至在某些情况下跨大型数据中心动态控制电源时,软件开发可能远远超出这些设备。甚至整个业务都可能需要重新配置,以提高其效率和效力,因为将软件从硬件中分离出来,或将制造从IP测试和集成中分离出来的旧竖井已不再有意义。

“有两种趋势,观察,董事长和共同首席执行官Synopsys对此在该公司最近的Synopsys用户组会议上。“一个是规模复杂性,你可以预测未来10年。其次是系统的复杂性。”他补充说,“我们需要处理更复杂的问题。”

这两种类型的复杂性都迫使这些变化,工具界也从中受益颇丰。事实上,EDA的数字已经连续16个季度稳步增长最近的统计数据提供的EDA财团。但对于芯片制造商来说,这个价格不仅仅包括新工具。昂贵的流和过程需要重新配置,以包括更多的软件开发和分析,更多的第三方集成知识产权商业关系必须在各个层面上重新考虑。在设计的前沿,这也意味着在新流程上押下大赌注,将更多的第三方IP集成到非标准配置中,并做出巨大差距的假设光刻将被填满。

这些也不再仅仅是数字问题了。随着越来越多的传感器和电源管理无处不在,模拟设计正在悄悄进入数字设计的各个层面。

“在整个设计流程中,混合信号仍然是一门艺术——模拟合成和模拟验证仍然是一门艺术,”奥兹·莱维亚说,他是营销和业务发展副总裁碧玉。“有趣的是,我们从客户那里看到和听到的是,即使是数字化的验证问题对他们来说越来越差,而不是更好。这不仅仅是我们的常规挖掘模拟。人们现在更多地求助于模拟正式的(验证)。这是因为模拟并不能解决问题,所以这对人们来说是个严重的问题。”

同样的东西,只是好得多
这导致了客户的需求,以获得更好的工具 - 但优选地需要最少的额外学习。它推动了EDA供应商颠覆了他们的工具的性能,以及他们与其他供应商的工具一起使用的能力,如硬件和软件的共同设计;芯片,包装和板;在预先集成的子系统中。事实上,整个行业的工作量促进了工具的表现是惊人的。在半导体行业的历史上从未如此努力。

Levia说:“人们普遍认为,设计师将越来越多地依赖软件,而越来越少地依赖硬件。“我们看到的是越来越依赖软件,因此设计和软硬件交互的验证将变得越来越尖锐,并成为一个挑战。它是所有层次的软件:裸金属,嵌入式,深度嵌入式,应用程序,操作系统-所有层次。病情越来越严重了。没有太多的人有自动解决方案——真的没有人。今天,要做软件/硬件验证,你需要处理5亿个门和200万行代码。对于异构处理器、并行化系统和编译器,这是一个难题。这甚至是一只值得思考的熊。这是个大问题。过去,我们在抓小熊,学习如何抓熊。 This is a whole new level.”

就像所有的工程问题一样,这是一个理解大问题,并将其分解成易于处理的部分的问题。这就是为什么每个工具制造者都在改进各个领域的工具——甚至是那些多年来被忽视的领域。设计周期正在收紧,工具正在从单处理器能力转移到多处理器能力,所有东西都在更紧密地集成。

这并不能解决所有问题,但肯定会减轻一些痛苦。这需要在每一个层面上重复。

Mentor Graphics产品营销经理David Wiens表示:“pcb没有硅世界那样的光彩,在硅世界的每个节点都需要重新组装。”“但我们看到同样的复杂性在增加。五年前,线条和间距是250微米。现在是50微米。微通孔技术是半导体的衍生品,你必须同时考虑更多的因素——信号性能、功率分布、热效应和可制造性。所有这些都对布局阶段有影响。最重要的是,我们看到了布局设计的新人群。”

在过去的一个月里,两者都导师图形节奏- PCB工具的市场领导者-已经对他们的PCB工具进行了重大升级。在这个领域,工具往往可以使用几十年,这正是以前的版本所发生的情况。新版本使用多处理基础,将性能提高了至少10倍。

同样,Synopsys同样升级其位置和路由工具,尽管这些工具的市场似乎相对平坦,根据市场数据。在Synopsys的“最近用户组会议上,De Geus称为”最大的单一技术努力概要“。

虽然EDA三巨头获得了最大份额的关注,但这种改进在EDA行业中无处不在。过去主要为模拟开发人员提供工具的Tanner EDA已经从模拟信号转向混合信号。公司总裁格雷格·莱布萨克(Greg Lebsack)说,“我们不断看到对布局、原理图和交叉探测进行升级和添加新功能的请求。坦纳EDA。“但研发路线图已经改变。在某种程度上,它总是以客户为导向,但现在它更以客户为导向。”

许多差距仍然存在
然而,让许多芯片制造商感到困扰的是,设计不再是防弹的。事实是,他们从来没有,但是当芯片更小更简单的时候——更少的功能,门,功率域,电压,更少的第三方IP,更少的嵌入式软件——至少有一种感觉,一个好的工程师可以理解芯片上发生的大部分事情。而soc的发展也改变了这一现状,迫使工程团队更多地依赖于工具、黑盒IP,并迫使工程团队处理更多难以有效验证和验证的物理和邻近效应。

“随着我们增添更多复杂性,我们不仅仅能够使用相同的方法,”产品工程和支持副总裁Aveek Sarkar说ANSYS / Apache。“我们必须做得更多。但如果我们做得太快,我们做错了吗?客户的设计越来越大。不仅仅是芯片。这是包装和芯片,你必须在合理的时间内扭转局面。”

它也是在SOC内部包含的预晶管件的数量,以减少上市时间。

Cadence的一名研究员说:“在整合所有部分的过程中存在一个大痛点。”“在过去的十年里,我们不得不决定如何解决问题A、问题B和问题C,当我们弄明白后,我们回到了我们的业务中,并被告知要快乐。但现在有了重叠,因为你想要一个子系统来处理A, B和C,所以你必须想出一个有效的解决方案来处理多样化的混合。此外,硬件和软件的整体基础设施以及内存、带宽和互连需要什么还不清楚。因此有许多管道问题和软件问题,然后你必须弄清楚你的应用程序环境将是什么。”

而且不仅仅是应用程序环境。而是这些芯片将如何在应用程序环境中使用。

“我们从客户中看到的最紧迫的问题是如何设计和开发SOC,在性能,功率和灵活性方面提供最有效的解决方案,这往往会因设备而异,”鄂兰布兰曼说营销总裁塞瓦。“作为Mobile设备的用例和特征集是不断变化的,需要解决新的问题和挑战。The latest of these involves how to efficiently handle complex multimedia processing required in today’s mobile computing devices, mixing ‘screen-off’ applications, such as always-listening voice triggering or face unlocking, with ‘screen-on’ applications such as object-based audio playback or 3D depth mapping. Scaling the power consumption of a design to be able to juggle between high-performance and low-power use-cases is a true art, but with the help of certain IP blocks available today we can reduce designers’ pain in this space.”

尽管如此,即使是最常用的知识产权在复杂的设计中,积木面临着新的挑战。例如,考虑内存和I/O控制器。这曾经是设计团队的常规工作。但是当公司开始改变他们的SerDes IP的速度并在过程技术上来回摇摆时,事情就不那么简单了。

“高速接口周围有很多难题,”产品管理高级总监Frank Ferro说Rambus。“有不同种类的SerDes接口、不同的速度和不同的流程节点。最近,我们看到越来越多的40nm的报价请求,但一些客户现在在问,“我们是选择28nm还是40nm?”他说,随着性能的提高,我们的主要权衡是提高电力效率,但也有更严重的泄漏。那么他们能容忍多少泄漏呢?正因为如此,我们收到了将高速SerDes接口移植到LP流程的请求。”

这类决策也会波及到设计的其他领域,引发决策的连锁反应,这些决策会影响到从IP到公共汽车的速度,再到内存的大小以及这些内存的位置等所有事情,并在所有地方制造混乱。Ferro说:“我们看到到处都有询价请求。”“他们要去哪里并不总是很明显。”

这就造成了进一步的混乱。对于芯片制造商来说,理解区块如何相互作用是一个大问题,但从工具的角度来看,要想对此做些什么,往往为时已晚。

“你估计权力的想法是伟大的,但它在循环中的速度太晚了,”产品营销总监Mark Ba​​ker说:“马克贝克说Atrenta。“有很多统计方法来进行RTL估计。您可以将物理意识引入问题中,以消除不确定因素,并识别设计中的热点,减少它们或优化它们。但作为一个行业,我们仍然需要将情境引入IP的使用中,并理解如何利用情境来确定功率、性能、区域和时机。这就要求开发者能够为IP构建更好的抽象模型,这方面还有很多工作要做。”

底线是,问题没有变得更容易解决。事实上,即使使用新工具,它们中的许多也变得越来越困难。除此之外,新的问题正在产生。但同时发生的是,越来越多的工具开始被使用,而过去这些工具被指定为“将来可以使用的工具”。这包括高水平的综合和形式验证等等。尤其是正式的产品,多年来在利基市场上萎靡不振,因为能够提出主张的工程师太少了。正式的方法突然变得无处不在。

“我们习惯于按照杰弗里·摩尔(Geoffrey Moore)的时间表来考虑技术采用,”该公司营销副总裁兰迪·史密斯(Randy Smith)说超音速。“工具已经存在了,他们致力于块级问题,任何试图做全芯片验证的人都是在自欺欺人。改变的是,不同的问题可以用这些工具更容易解决,这些工具也更容易使用——问题的关键要求你使用它们。”



留下一个回复


(注意:此名称将被公开显示)