中文 英语

用HBM2E存储器推动信封

在HBM2E存储器接口的罩下,具有足够的AI和HPC应用程序的带宽。

人气

今年9月,Rambus宣布通过我们的HBM2E内存接口实现了达到每秒4千兆比特(Gbps)的操作。这一里程碑在硅材料中被证明,需要掌握大量的信号完整性和功率完整性(SI/PI)挑战。4gbps标志代表了HBM2E之前的最大数据速率3.2 Gbps的20%的上升。

迄今为止,业界最快的HBM2E DRAM来自SK Hynix,运行速度为3.6 Gbps。Rambus与SK Hynix和Alchip合作,实施了HBM2E 2.5D系统,使用TSMC的N7工艺和coos (Chip-on-Wafer-on-Substrate)先进封装技术在硅上验证Rambus HBM2E接口。与Rambus的工程团队共同设计,Alchip领导了中间体和封装基板的设计。

这对我们的客户意味着什么?与3.6 Gbps SK Hynix HBM2E DRAM配对,Rambus Solution可以提供每秒460千兆字节(GB / s)带宽。在具有4到6个HBM2E DRAM设备的架构中,该架构转换为两到三个带宽的带宽。这种巨大的带宽符合加速器的需求,针对最苛刻的AI / ML培训和高性能计算(HPC)应用。

如果在Rambus HBM2E存储器接口上打开引擎盖,您将找到完全集成和验证的PHY和内存控制器。来自兰州30年的高速信号专业知识的PHY设计优势。由于深度SI / PI设计经验,我们能够通过1024位宽的界面实现4G操作。使用命令和地址,SOC上的PHY和HBM2E DRAM之间有超过1700个迹线。

Rambus HBM2E内存控制器的血统也非常令人印象深刻。它是第二代设计,有超过50个客户设计和9个测试芯片的实施记录。此外,在每一个案例中,它的实施都取得了100%的首次硅成功。

随着AI / ML培训模型每年10倍上升,容量需求也是内存的关键要求。Rambus Memory Controller支持最多12个高内存堆栈的HBM2E DRAM。此外,控制器支持4到24 Gbits的密度。具有12高堆叠和24个Gbit密度,每个通道工作到36 Gbyte。

控制器被配置为客户要求以最小化大小,功率和延迟。Rambus HBM2E解决方案跨各种配置(AXI,本机接口)和流量方案(随机和顺序访问;短而长的突发等)提供高总线效率。它具有可靠性,可用性,可维护性(RAS)支持的功能,包括ECC擦洗和数据路径平程保护。

为了简化实验室启动或调试,该解决方案提供了全功能的内存测试支持,以便在完整系统启动之前隔离HBM2内存/PHY和控制器数据路径。除了基于硬件的验证,我们也有一个广泛的基于工厂的验证环境,使用通用验证模型(UVM)。我们使用三星和SK Hynix的内存模型,以及Avery Design Systems的内存模型和显示器。您可以放心,您不会花时间调试PHY和控制器交互。我们提供了这个UVM测试台的一个以客户为中心的版本,作为每个HBM2E控制器交付的一部分。

我们支持客户在售前和所有项目阶段进行行业领先的技术专业知识,包括设计,磁带和提出。我们提供的Lab Station开发环境进一步加速了提升过程。

AI / mL的进步速度是令人叹为观止的,要求对更大的带宽和能力无关。HBM2E通过宽边值提供任何外部存储器解决方案的最高带宽,Rambus提供最高的HBM2E接口解决方案。使用我们的HBM2E存储器界面,您可以使用世界级支持备份的经过验证,灵活,高效的内存解决方案来利用最高级别的性能。

额外资源:
白皮书:GDDR6和HBM2E:AI的内存解决方案
网络:Rambus HBM2E PHYrambus hbm2e控制器
产品简介:HBM2E PHYHBM2E控制器
解决方案简介:HBM2E接口解决方案



留下一个回复


(注意:此名称将公开显示)