中文 英语

平面硅后的可靠性

第二个部分:为什么硅接近它的结束,接下来是什么。

人气

负偏置温度不稳定性(NBTI)对高度缩放的平面硅晶体管构成非常严重的可靠性挑战,如以前讨论过。然而,传统的平面硅晶体管似乎也靠近其生命的结束,而其他原因。硅在硅中的迁移率限制开关速度,即使在较低的工作电压下保持通道的足够静电控制变得更加困难。

新的晶体管架构和新渠道材料尚未以常规的硅CMOS彻底地表征,因此它们的可靠性和寿命行为并不理解。尽管如此,至少潜在可靠性问题的轮廓开始出现。

提出的新设计,finfets.是第一个接近商业成熟度的。在FinFET中,通道由一个或多个垂直翅片组成,通过栅极结构在三个侧面围绕。正如已知的那样,“Trige”方法提供更好的静电控制。但是,从可靠性角度来看,它引入了几个新的问题。

首先,好消息。构成通道的鳍通常完全耗尽,很少或没有掺杂。随机掺杂波动波动是平面晶体管中NBTI寿命的广泛分布的重要因素。降低掺杂剂密度减少了潜在的缺陷位点的数量,并缩小了可能的波动范围。不幸的是,随着IBM的John Stathis解释说呈现的工作在2014年IEEE电子设备会议(IEDM),减少掺杂水平也减少了对结曲线的控制。被凸起的装置可能更容易受到热载流子的劣化,其中动能将载体驱动到介电层中。FinFET通常还具有(110)侧壁,增加热载流子捕获横截面。

最后,密闭的鳍几何形状限制散热,使自加热a潜在的问题用于FinFET结构。不仅具有温度的硅变化的电性能,而且随着晶体管收缩,温度和电学之间的关系变化。自加热可降低载流动性,使所有电压依赖性的降解机制更差。加热使可靠性预测更加困难:加速可靠性测试的结果可能与安装部件的实际占空比不相关。

但总体而言,可靠性似乎不是FinFET的技术有限。英特尔的S. Ramey提出结果来自2013年IEEE国际可靠性物理研讨会(IRPS)的公司FinFET可靠性测试。在他们的作品中,自加热和HCI的负面影响因NBTI和TDDB的改善而被抵消。The22 nm三栅极晶体管比英特尔平面32nm技术实现更好的可靠性。

新渠道材料
甚至比FinFET架构更自然的变化,引入高迁移率通道材料可能会增加晶体管制造过程。由于大多数庞大的现有硅过程基础设施仍然相关,所以这些设备将继续在硅晶片上构建。但是,正如在长度的那样讨论的那样早期的一系列文章,硅,硅锗(PMOS)和铟镓砷(NMOS)之间的晶格不匹配将需要厚缓冲层和可能的新栅极堆叠。

当锗馏分小时,SiGe相对容易地结合到现有的CMOS过程中,实际上它已经进入了先进的设备。增加锗馏分增加了载流子迁移率,并导致更多的锗状器件行为,这是NBTI可靠性的好消息。随着锗的分数增加,通道的费米水平上升。结果,在给定的偏见上,更少的缺陷将充满活力。(记住在PMOS器件中,“更高的”能量是更负的。)减小硅盖层的厚度 - 这用于促进在HFO 2栅极电介质下形成SiO 2界面层 - 进一步增加费米水平。根据可靠性研究IMEC.,SiGe器件可能具有较少的缺陷,并且存在的缺陷可能对阈值电压的影响较小。虽然NBTI可能限制硅PFET的缩放,但SiGe PFET似乎能够达到当前的ITRS可靠性目标。

Sigebands.
硅帽的SiGe晶体管带结构。增加锗馏分或减少硅盖厚度增加了费米水平。

不幸的是,减少NBTI的特征可能会使HCI更糟糕。在高度缩放的装置中,横向电场更高,导致漏极处的高能量载体的积聚。GE的较小的带隙倾向于增加热载体效应。作为Debabrata Maji和同事解释,增加I ^ Sub / I ^ D比率使载体更能能量隧道进入栅极电介质。减小硅盖层的厚度将隧道屏障降低,从而使HCI更差。制造商需要平衡薄帽层的NBTI优势,以较厚的HCI优势。

Sigehci.
虽然GEFETS表现出相对于硅的改善的NBTI可靠性,但HCI可靠性更差。通过IMEC的图像。

虽然SiGe似乎是PMOS晶体管的可行替代方案,但其电子迁移率差,并且对于NMOS晶体管,将需要另一种通道材料。此时的主要候选人似乎是Ingaas。但是,将Ingaas与硅集成在一起非常具有挑战性。今年Semicon West的共识似乎对这种材料的商业潜力非常持怀疑态度。

虽然PMOS晶体管中的NBTI是硅装置的关注,但NMOS IngaAs晶体管面临潜在的PBTI问题。然而,除了符号的变化之外,两个故障机制似乎非常相似。与硅中的NBTI一样,当载流子的捕获导致阈值电压移位时,就会发生在InGaAs中的PBTI。与硅一样,看到广泛的捕获和发射时间常数,导致设备特性的广泛分布。与硅一样,当除去应力时,大部分Vt偏移似乎是可回收的。

然而,由于几个原因,Ingaas中的PBTI行为是一个更严重的可靠性问题。在硅中,载体被困在现有的缺陷中,但似乎所施加的偏见产生新的缺陷很少。然而,在Ingaas中,界面层中的新缺陷可以有助于VT转变,并且只有约35%的班次出现可恢复。通常比在相对尺寸的硅器件中的缺陷更多,并且每个缺陷的影响似乎更大。

此时,很难说IngaAs的差的PBTI性能是由于过程集成的相对不成熟状态。虽然层和界面质量的改善可能会有所提高,但InGaAs集成是一项正在进行的工作。

总的来说,PMOS器件的前景很好,SiGe准备填补差距,因为达到硅的极限。NMOS图片并不清楚。Ingaas是硅的最合理的继任者,但是,需要首先回答流程集成和可靠性问题。



2评论

希尔霍尔萨卡尔 说:

优秀的!我会为我的DFSS文章使用它。

凯夫 说:

如果您在近阈值区域使用异步设计技术并在近阈值区域中的工作是缩放芯片的问题?

发表评论


(注意:此名称将被公开显示)