中文 英语

三星揭开了缩放,包装路线图

代工单位推出了雄心勃勃的4nm计划,以及18nm FD-SOI和先进封装开发。

受欢迎程度

三星铸造厂推出了一种积极的路线图,该路线图缩小到4nm,其中包括扇出晶圆级包装技术,该技术桥接再分配层,18nm fd-soi和新的组织结构,使得该单元更大的自主商业企业。

这些举措将三星代工直接竞争英特尔,GlobalFoundries台积电,以及外包半导体组装和测试从移动设备到物联网等一系列市场的供应商,磁阻RAM.和射频。三星还宣布了今年开始风险生产8nm LPP的计划,并将在明年开始在7nm LPP工艺中使用EUV。EUV预计将减少该节点所需的光掩模数约20。

究竟这些数字是什么意思,以及他们与其他铸造厂的比较如何完全清楚,并且在整个半导体制造业的讨论中,一个铸造的数字与另一个代工厂的数字不符。但是,清楚的是,三星正在尝试在每个节点和半节点上接收业务,包括8nm,7nm,6nm,5nm和4nm,并计划在2019年引入18nm版本的FD-SOI技术。

“这现在是一个独立的代工厂,”Kelvin Low说,他是三星代工厂代工厂营销的高级总监。“我们仍将利用三星的研发、内存和逻辑。我们将利用公司先进的包装和制造能力。但我们现在是一个独立的商业机构。”

这一结果,实际上是能够利用一个从电视到智能手机的终端市场业务蓬勃发展的IDM的雄厚研发资金,同时也能够利用一个新建造的300毫米晶圆厂的产能,配备最新的技术,包括EUV系统。Low表示,在EUV技术下,公司每天生产1200个晶圆,他预计这个数字将会提高。

三星自去年年底开始在10nm芯片上生产。该公司在3月份发布了一份新闻稿,称其第一代低功率早期(Low Power Early,简称LPE)的晶圆出货量已超过70,000片,但没有讨论任何其他细节。

Semico Research的制造总监Joanne Itow指出,所有主要的铸造厂都在努力寻找哪种工艺技术最适合哪种应用。由于许多热门的增长市场——汽车、工业和常规物联网、增强/虚拟现实和医疗——都需要新技术,目前还不确定哪一种过程会胜出。

伊托说:“每个人都在努力弄清楚哪种工艺对哪种产品最好,所以铸造厂正在开放所有这些工艺。”“这是来自各种各样的询问。不是每个人都能成为赢家。最终,这将会渗透到一些技术上。但客户今年确实想要不同的选择,我们看到台积电也在发生同样的事情。他们需要推出一些新产品。这正在成为一个普遍的电子应用市场,有如此多不同类型的产品,我们看到了不同的流程来适应它们。”

她说,对于三星来说,这是公司现在正在追求更广泛的客户的信号。“在过去的三星是非常有选择的,因为他们想确保他们的产品发布成功。现在,下一步是获得更广泛的基础并扩大其铸造收入。“

三星的公告还包括了8nm和6nm的研发。三星没有详细说明。但Gartner研究副总裁Sam Wang表示,8nm是一个具有竞争力的举措。他说:“从上市时间的角度来看,三星不可避免地必须提供一种宽松的7nm技术,以应对台积电积极的7nm DUV计划,在EUV准备就绪之前。”“客户不能完全依赖三星的7nm纯EUV计划,这有不确定性,因为ASML(在EUV上)的确切进展。在某种程度上,三星的8LPP节点是一个放松的7nm节点,应该等同于TSMC的N7,三星的7LPP应该等同于TSMC的N7+。”

三星还宣布了推出首款智能手机的计划门 - 全面FET在2020年使用EUV在4nm。这是第一次有代工厂公开讨论GAA fet的交付时间表,但很多公司都有更多节点的路线图。这包括极紫外光刻,使用垂直和水平纳米线的GAA场效应管,以及nanosheet场效应晶体管

近日,三星半导体业务总裁Kinam Kim在比利时研发机构Imec赞助的一场活动中表示,该公司看到了将逻辑晶体管缩减至1.5nm的道路。

然后,使用称为钼二硫化钼(MOS2)的2D材料,三星认为它可以进一步扩展逻辑技术。三星和其他人正在探索所谓的MOS2 FET。“我们相信大约1nm是可能的,”金说。仍然在研发阶段,MOS2是一种过渡金属二甲基化物(TMD)材料的系列。TMD具有显着的电子,光学和机械性能。


图1:(a) finFET, (b)纳米线,(c)纳米片的截面模拟。来源:IBM。

此外,三星在2019年宣布了其采用浸入式光刻技术的18nm第二代FD-SOI。该公司一直在为其28nm FD-SOI技术增加RF和其他IP能力。展望未来,它计划将嵌入式MRAM添加到FD-SOI中,并最终加入到finFET过程中。Low表示,该公司还在研究FD-SOI在汽车行业的应用前景,因为它比批量CMOS具有更高的软误差率。

目前还不清楚这在市场上的表现如何。“在FD-SOI上,我们现在有三星的28nm、18nm和GlobalFoundries的28nm、22nm和12nm,”Gartner的Wang说。“由于三星的18nm芯片是自主研发的,GlobalFoundries将如何应对这款18nm芯片还有待观察。”

回到CMOS领域,10nm似乎将成为三星的一个长期节点。Low说:“我们预计10nm将是一个非常实用、寿命很长的节点。”“但一些客户每年都需要一个新的节点。所以7nm将是CMOS上的finFET。6nm将是面积和功率的智能缩放。5nm将是CMOS上的finFET。之后,我们将展示一个后finFET器件,使用一个门全能多桥通道finFET。”

也许最大的惊喜是该公司先进包装的转变。三星去年曾暗示,它正在寻找硅干扰器的替代品,因为它们太贵了。该公司依靠重分布层(RDL)插入器将逻辑连接到高带宽内存,其2.5D技术避开了商业插入器技术,并将同样的技术添加到其扇出。


图2:RDL插入器。来源:三星

英特尔已经推出了它自己的低成本嵌入式多模互连桥(EMIB),这是一个硅桥运行在封装基板。

-Mark LaPedus对此报道有所贡献。

有关的故事
扩展EUV超过3nm
现在,EUV终于上市了,公司正在利用变形镜头和高数值孔径技术进一步扩展它。
不确定性增长为5nm, 3nm
纳米片和纳米线fet还在研发中,但成本却在飞涨。新的打包方案可以提供另一种选择。
5纳米晶体管会是什么样子
当finfet在7nm之后失去动力时,接下来会发生什么?争论才刚刚开始。
5纳米工厂挑战
新的晶体管类型,加上掩模、图案、材料、过程控制和互连的问题,构成了一个非常艰难的过渡。



5个评论

大卫、 说:

好吧,这太荒谬了。三胜的营销团队正在超负荷工作。他们所谓的“10nm”目前在驱动电流方面比英特尔基于PDK的“14nm”更差,密度也更低。我迫不及待地想知道他们认为“4nm”节点几何应该是什么。得有人把这些名字给灭了。

Dolan1998 说:

驱动电流并不是唯一影响性能的方面,还有许多其他方面,总体性能应该更好(取决于设计)。

最重要的是,它比英特尔所谓的“10nm”,“10nm +”,也可能是“10nm ++”的更好。

我们还应该最后澄清基准单元间距和实际芯片中实现的密度之间的区别。在一种情况下,英特尔肯定会有优势,其他的将类似于我们今天看到的(Skylake ~15港铁/mm2, ZEN 25港铁/mm2)。

杰克 说:

4nm = 40nm ?没有人能阻止营销的前进。

这就像液晶显示器的故事。他们并没有真的变得更快,但是年复一年的市场营销创造了新的方法来“测量”它,所以现在我们有了“1ms”的显示器,但仍然需要30 ms以上的时间来完成整个转变。

/打哈欠

梅哈迈德 说:

英特尔的
14nm是42-70nm课程
10nm是34-54nm课程

我猜英特尔的14nm比三星的10nm好。

MEAMISTER. 说:

最新传言称,三星在失去了台积电(TSMC)给高通(Qualcomm)的7nm订单后,将跳过节点直接生产6nm。但我认为为了安全起见,它需要直接发展到5nm(台积电可能会把它拉进来)或者甚至是4nm。

发表评论


(注意:此名称将公开显示)