中文 英语

在Chiplets上进入正题

联盟寻求确保加固IP的互操作性的方法,以降低成本、缩短上市时间,但这并不容易。

受欢迎程度

政府机构、行业团体和个别公司正开始围绕各种芯片组模型集结起来,为使用标准化接口和组件制造更快、更便宜的复杂芯片奠定了基础。

谈到乐高等不同模块的想法已经谈到了十年的更好的部分。到目前为止,只有Marvell商业上只使用了这个概念,这是基于它所谓的模块化芯片(Mochi)架构的芯片。从那时起,已经开始涉及DARPA三个单独的举措;IEEE与设备和系统的国际途径路线图;以及一组公司,包括Netronome,Achronix,Kandou总线,Globalfoundries,NXP,Sarcina技术和Sifive。在欧洲,Leti和Fraunhofer等工作也在欧洲进行。

“明年你会听到更多关于小芯片科佩尔曼(Yaniv Kopelman)表示Marvell.。“小峰是摩尔定律死亡的良好解决方案。我们三年前在交换机上实施了这一点,我们在内部的产品线上重新使用了技术。“

三年前,Marvell推出了基于Kandou互联结构的MoChi架构。自那以后,受设备扩展成本上升、人工智能算法以及汽车芯片和5G等新市场几乎不断变化的刺激,其他公司开始有了参与的势头。


图1:智能手机中的Mochi示例。来源:Marvell.

“改变率增加,”Sifive首席执行官的塞维德·斯·兰尼说。“所以现在我们有快速变化的算法,您希望使用ASIC或靠近ASIC与FPGA速度,功率和成本的其他东西。但我们也看到了,特别是与AI一起,那摩尔的法律已经磨砺停止,因为萎缩并没有帮助。如果没有下一个节点,则巨色方法变得更加可行。“

Sherwani表示,这也可以降低公司开发筹码的公司的障碍,帮助在半导体行业变得更加实惠和动态的新人才和年轻工程师中。

这种方法得到了很多支持,尤其是在初创公司和投资者中。

“小芯片将增加销售率,并且会有更多的创新”amin shokrollahi,CEO康道巴士。“这将加速创新,因为你只设计了一部分。这一直是IP公司和IP业务的驱动力。你从这里获取一个IP,从那里获取另一个IP。但问题在于如何将这些ip组合在一起。这部分很难。”

提供一个框架和一些标准化会有所帮助,它可以显著降低设计的成本和速度。

“我们必须从根本上降低创新成本,”他说。“这意味着我们需要弄清楚如何在三个月内到达市场,并了解为什么我们做出同样的错误。在过去的40年里,融合的负担大致相同。我们需要能够用5到10人进行项目,而不是200人,它需要快速完成。“

要实现这一目标,还有很多工作要做,而且这个概念还需要在商业上得到验证。在全球供应链中以一种具有成本效益的方式增加足够的一致性和灵活性是一个重大的挑战,但正确做到这一点的影响是深远的。

“所有这一切的真正价值都是小芯片的目录,以便您可以跟踪芯片已经消失的地方以及人们经历过这种知识产权的问题,”营销副总裁Ranjit Adhikary说:克罗斯夫特。“你真正想要的是一个像亚马逊的型号,你有每个IP的规格和评论,无论是硬还是软的IP。这非常重要。必须通过安全补充,因此某些团队可以访问某些IP,而不是其他人。并且所有它都需要转化为您了解负债的数据管理系统,并且您可以跟踪IP以及它们是如何使用的。“

挑战
创建具有开发硬IP的多家公司的基础架构并不是微不足道的。随着芯片由多个地区的多个公司开发的芯片变得更加困难。有时存在语言问题,并且对可靠性,安全性和静电/接近效应的表征可能需要比其他应用更精确。对于安全关键应用,这尤其如此,以及涉及在高级过程节点处开发的组件的芯片的组合。

“每次添加新设备时,复杂性就会增加两到三次,”销售和营销副总裁Gert Jorgensen说Delta Microelectronics.。“我们用180,40和28nm做了双芯片套餐,但所有这些都是定制设计的筹码。这使得更容易,因为它们被设计成在一起。如果您使一切更加标准化,它们不会互相量身定制。“

还有其他问题。“当你处理不止一个供应商时,有可能按时交货等问题,”Jorgensen说。“所以你可能有每家公司的25个晶圆,但你只能从一个供应商那里得到23个好的。或者有时晶圆被污染,并不容易粘合。“

Marvell的Kopelman说,Marvell遇到的一个大问题是芯片之间的接口。由于成本原因,界面需要在有机基质上运行,而不是使用中间插入器。第二个问题涉及分割。

“当你建筑物小芯片时,有时你在中间分开IP,”他说。“挑战是削减的,如何开发允许该架构。通过交换机或CPU,主要关注点是组件的延迟。另一个问题是将所有这些都纳入生产。它很容易构建在演示中工作的IP,但这是一种漫长的生产价值IP。它需要通过测试ESD,热,冷,不同流程。这是很多工作,需要时间。“

加快包装
虽然涉及小芯片的大部分注意力,虽然按时到市场和定制,但它们也可以与传统包装一起使用,例如扇出。有一个挑战之一就死了。

"从概念上讲,Chiplets是一种非常好的方式来构建类似于EMIB (Intel的嵌入式多模互连桥)的扇出," Bill Chen说,他是Intel的资深技术顾问ASE.。“但这并不容易。使用扇出和其他技术,您需要将模具精确地放置在基板上,然后使用再分配层。然而,在扇出过程中,骰子就会移动。”

尽管扇出已经在批量生产中,特别是在智能手机上台积电“信息架构”,这种包装方法的更广泛应用刚刚开始。

“目前实现多模的方法还很少,”陈说。“设计需要跟上,成本需要跟上。有许多不同的想法正在被尝试。ASE已经尝试了两个芯片最后和两个芯片第一的芯片,都工作。”

下一步是充满自信地增加重复性,这可能需要各种新方法。啤酒科学使用一种这样的方法,在模具化合物中使用像模板的模具化合物中的薄膜。该方法可以显着降低模具运动问题。

“这不是一个干扰因素,”布鲁尔的先进技术执行总监拉玛·普利加达(Rama Puligadda)说。“它是EMC(环氧模具化合物)的替代品。你需要预先制作一个模板,在上面用硅制造空腔。”

她指出,也有助于翘曲等问题,这是EMC不断增长的问题。钟形方法更为模块化,可降低各个部件的机械应力。


图2:层压聚合物模版填充概念。来源:布鲁尔科学

谁在做什么
DARPA的筹码(常见的异构整合和IP再利用策略)计划赢得了波音,洛克希德,北罗姆曼的支持,英特尔,微米,节奏,synopsys.其他用于商业和军用/航空应用。同样地,SEMI和IEEE也在促进快速集成的共同路线图门托,西门子的一家企业,建立了可以帮助这方面的包装流程。

但将这一点迁移到主流商业层面有很长的路要走。“到目前为止,没有针对芯片通信的规定的通信协议,”“营销副总裁史蒂夫Mensor说:”ACHRONIX.。“”“可以使用用于芯片到芯片通信的独立设备的协议,但这些具有大的延迟开销,并且是包集成解决方案的次优。在确定标准可用的标准时,尖峰用例将快速扩展。“”

Mensor表示,愿景是更好的互操作性而不是更好的表征。“”最终目标正在创建标准产品,这些产品可以在包装集成解决方案中与任何其他小芯片可靠地互操作。这将需要标准和互操作性认证方法。否则,每个打包解决方案将是构建自定义解决方案的重要工程努力。“”

这需要领域知识,而这将在多个层面上改变游戏。这背后的驱动概念相当于大规模定制,这是一种第三方IP应该促进的方法。我们所缺少的是一种更可预测地将这些碎片拼凑在一起的方法。

Netronome Systems首席营销和战略官Sujal Das表示:“你需要领域知识,你需要记住该领域的应用,因为在人工智能、网络和安全方面,你要处理的是特定于领域的语言。”“这是从每瓦性能中获得更多价值的方法。你希望在差异化方面有最大的选择。今天,当您从不同的供应商获取SerDes IP时,您被迫使用特定的进程几何。如果你想转移到5G PAM-4,你需要7nm,所以你被迫转移所有东西。但是其他的IP应该能够停留在最好的节点上,为了让它工作,你需要一个开放的方式来连接这些东西。英特尔(Intel)的EMIB在这方面有些过头了。你需要以一种灵活的方式启用连接。”

DAS表示,这需要同步和异步的方法以及共同的连接结构。空伦欧开辟了交换面料以促进这一点。

“第一步是在规格上创建白皮书,”他说。“那么,我们将释放SPECTS和牛肉。我们希望在明年Q1或Q2中拥有原型。“

在此基础上,需要开发工具和方法来实现所有这些工作。虽然较小的芯片比较大的芯片有更好的成品率,但当这些芯片被打包在一起时,可能会出现许多问题。一个坏头饰可以杀死一整包人。此外,芯片或模块在封装、测试甚至运输过程中都可能损坏,如果涉及多个芯片,这种损坏的成本更高

长电科技集团集团技术战略主管S.W. Yoon说:“当模具尺寸越大,成品率就越低。”“我们已经在粉丝中看到了这一点。随着尺寸变大,到10 × 10或20 × 20,产量就会降低。”

YOON表示,强调现在在较薄的封装和互连上,2μ或更小,特别是在扇出口中。这意味着在这些类型的设备中使用的小芯片需要表征与今天定制定制的芯片相同类型的密度和可能的交互,并且工具需要考虑不同的IP功能和限制。

“工具是需要的主要事情,”康欧的谢罗拉哈吉说。“我们有一些与Marvell开发的内部工具。但仍有一点缺乏。“

工具在配置这些设备方面提供了更一致性。它们还减少了可以蠕变入设计的错误的数量,特别是当复杂性超过人类大脑的能力时映射到多维地板上的所有可能的相互作用和电气影响。

该工具从EDA的计划方面开始,但它继续进入生产的检查和测试阶段。在某些情况下,工具驱动方法,而在某些情况下则相反。但一旦这个基础建立起来,它就提供了改进工艺、降低成本和试验新可能性的余地,比如芯片间硅光子。

虽然光子学在地平线上一段时间,但它主要是在各种类型的服务器和大型数据中心存储之间使用。将其置于包装中会对性能,延迟和热相关影响产生重大影响。但是,在竞争价格点上可以在商业规模上介绍这一点的速度是未知的。

也就是说,对小芯片的巨大势头来说,涉及过去一年的技术会议的大量讨论通常包括提及作为未来方向的光子学。

结论
市售的小柱仍然仍有几年。他们已被证明可以在有限的应用中工作,并且很可能是芯片行业的很大一部分会随着时间的推移而朝这个方向头部。但熨烫仍有问题,它需要许多公司的工作而不是几家公司。

“我们今天没有制作小芯片,但我们看了,”埃尔西蒙总统兼首席执行官Jack Harding说。“我的个人观点是,模块开发的不可避免部分,更广泛地,筹码开发。”

相关案例

小杉族比赛开始了

Chiplets获得蒸汽

DARPA芯片计划推动芯片

越来越认真对待小孔