中文 英语

单vs.多图案化EUV

为什么这个选择并不像看起来那么明显。

人气

极端紫外线(EUV)光刻最终正在迁移到生产中,但铸造客户现在必须决定是否在7nm下使用基于EUV的单图案化的设计,或者是否等待,而是在5nm下部署EUV多个图案。

每个模式方案都具有独特的挑战,使得该决定比可能出现更困难。针对7nm,单个图案化在使用单个EUV光刻曝光的情况下为具有紧密间距的设备上的图案,但随着今天的抗蚀剂,这是一个相对较慢的操作。它也会导致模式的不需要的随机或随机缺陷影响产量。此外,在最先进的节点上工作的公司正在审查以便投资其开发资源的地方,因为5NM进程已经很好地进行。

在5nm时,临界层即使使用EUV也需要双重图案化。尽管如此,这种方式还有一些重要的优势。例如,可以放松特征的间距然后处理。反过来,可以减少缺陷的数量。此外,在前沿工作的许多公司都在多模式中精通。缺点是需要更昂贵的步骤,这进一步提高了已经上天文的IC设计成本。

在任何一种情况下,EUV都会产生很大的影响。虽然芯片制造商扩展了传统的193nm光刻和多图案到10/7nm,但它太困难且昂贵,以便超出该节点以获得最复杂的功能而不使用EUV。7nm是交叉点,仍然存在关于哪种方法的争论。即使在部署EUV的情况下,将使用传统的图案化技术开发设备的其他部分。

到目前为止,两者都是三星台长在7nm时升高EUV。英特尔也在其7nm的版本中开发EUV,这大致等于三星和台积电的5nm。尽管如此,该技术仍被认为是相对不成熟和未经证实的。对于这种方式和其他原因,一个铸造客户,苹果公司将在CLSA的分析师Sebastian Hou表示,苹果公司将在“明年下,今年5nm,而不是7nm,”Sebastian Hou表示。“在一天结束时,它归结为经济学。即使EUV技术准备就绪,但不存在产量/性能,客户也有更少的激励迁移。“

总而言之,EUV对IC产业造成了艰难的过渡,无论是单图案还是多图案。“生产力的提高仍然需要使EUV单彩印成本效益,”咨询公司HJL LITHOGRAGE的校长哈里·莱希森表示。“EUV双重图案将是一个非常昂贵的主张。”

EUV真的准备好了吗?
今天的芯片包括三个部分 - 晶体管,触点和互连。晶体管驻留在结构的底部并用作开关。坐在晶体管顶部的互连由微小的铜线方案组成。芯片可具有9至12个铜金属层。晶体管结构和互连通过使用触点通过层连接。


图1:各节点上的互连、触点和晶体管。来源:应用材料。

直到业界达到28nm节点,光刻是设备中的直接过程。您将功能放在一个面具上,然后使用单个平版曝光将它们打印在晶片上。这是或多或少是单个图案化过程。从20nm开始,功能在掩模上变得太密集,使得在晶片上打印可辨别的功能更加困难。

这就是多重模式适用的地方。在多个图案,原来的掩模形状是松弛的,并分为两个或多个掩模。西门子公司门托的DFM项目主管大卫·阿伯克龙比在博客中解释道:“每个面具都被单独打印出来,最终将整个原始绘制的形状成像到晶圆上。”

今天,芯片制造商需要极紫外紫外光,因为使用今天的193nm光刻技术和先进节点上的多图案技术来绘制最困难的特征,如底部金属层和接触/过孔,变得越来越困难。在半导体器件中,最常见的多模式模式是双模式模式和自对齐模式。


图2:自对齐间隔物避免掩模未对准。资料来源:林研究


图3:双图案增加了密度。资料来源:林研究

对于10nm / 7nm处的难以金属层,有些是使用193nm浸渍和双重图案化。双重图案化它的最小间距为38纳米,使用两个光刻和蚀刻步骤来定义单层。这也被称为蚀刻-蚀刻(LELE)。有些使用三重图案,这需要三次曝光和蚀刻步骤(LELELE)。

“那就是它开始变得非常困难的地方。它基于可变性控制,“产品营销总监Michael Lercel说ASML。“如果你想要38nm,双重涂抹沉浸式,这意味着你只是做线条。只要您想要拥有以外的光栅以外的任何东西,那么您需要更多的曝光在理论数字之上。“

EUV有望解决这个问题。例如,193nm/多图案需要三次曝光来处理7nm的关键金属层。单一图案的极紫外做同样的工作使用单一曝光。

然而,EUV比预期的要更难开发。在极紫外光中,电源将等离子体转换成波长为13.5nm的光。然后,在一个极紫外扫描仪中,光线被10面多层镜子反射。此外,在芯片制造商能够将其投入生产之前,EUV由几个组件组成。这些包括扫描仪,电源,电阻和掩模。

今年晚些时候,ASML将发出新版本的EUV扫描仪,称为NXE:3400C。与当前模型一样,新系统具有246瓦电源,具有13nm的分辨率。与当前模型中的125WPH的吞吐量相比,新工具具有170晶片的吞吐量(WPH),更好的正常运行时间。

除了扫描仪,EUV面罩也是关键。“Early adoption of EUV doesn’t require complex OPC (optical proximity correction) or ILT (inverse lithography technology), so that helps with data volume, the requirement for minimum features sizes on the mask, and being sufficiently inspected,” said Aki Fujimura, chief executive ofd2

还有其他方面也是如此。“EUV面具基础设施已准备好在7nm处插入EUV,”Veeco产品营销总监Meng Lee说。“面具制造商一直与设备制造商合作,以获得对下一个节点的限定。我们预计掩模多层和吸收材料的变化为3nm及更远。“

仍然存在差距。例如,芯片制造商想要一种极紫外薄膜,它可以传输90%的光。然而,作为EUV薄膜的唯一供应商,ASML所运送的薄膜的传输率为83%至84%。“与我们去年谈论的相比,薄膜传输已经有所改善,”阿斯麦公司的莱尔赛尔说。“我们正在改进细胞膜,提高传输能力。我们也在降低扫描仪的缺陷。”

目前,有些不会将EUV放入生产,直到薄膜达到规格。其他人会在没有薄片的情况下进入生产。光致抗蚀剂也有问题。在EUV中,扫描仪产生光子,然后抗抗蚀剂并引起反应。每个事件可能不同。这可能导致碎片中随机或随机诱导的缺陷。

虽然该行业正在努力了解导致这些变化的原因,但它也是开发出定位这些缺陷的工具。“随机缺陷/故障本质上是随机的,需要在晶圆上进行高水平的检查覆盖,”高级总监Mark Wylie说:克拉。“检验技术 - 例如基于机器学习的设计信息和缺陷融合的集成 - 帮助隔离随机缺陷。为了补充光学检查,高密度采样与电子束技术,虽然较慢,可以提供有关CD分布的额外信息。“

单vs.多图案训练euv
尽管面临挑战,代工厂正在为EUV做准备。例如,台积电(TSMC)在7nm上使用193nm/multi-patterning,这是在生产中。今年晚些时候,台积电将在第二版7nm上部署EUV,至少在某些层上。明年,它将转向5纳米生产,这将包含更多的EUV层。

与此同时,三星将在7nm和5nm分别使用EUV。英特尔将为三星和台积电插入相当于5nm的EUV芯片。

分析人士表示,在7nm处特别有用,特别适用于从38nm或36nm开始的俯仰的特征。单图案化EUV还将用于接触/通孔,具有较大的间距。但这是权衡开始的地方。对于金属层,193nm / Multi-Patterning延伸到单图案化EUV的起点中。这意味着芯片制造商必须决定哪种技术,euv或多图案,对此应用感到意义。

此外,由于EUV迟到了,窗户已经在7nm处缩小了单图案化EUV。虽然起始点是38nm / 36nm,但单图案化EUV达到32nm至30nm的极限。超过30nm的音高,需要双重图案化,下降在5nm节点下。双图案化EUV在7nm处是不切实际的。

铸造店客户可以使用单图案化EUV将设备放入生产中,并将其推向其限制。但他们必须决定是否有一个持续时间留下7nm euv是有意义的。

“用于接触/孔的单个图案化EUV存在强大的用例。单图案化线的用例主要是设计灵活性,“富人智慧表示,管理技术总监林的研究。“努力降至32nm。但随着现有的抗蚀剂解决方案,很少有信心的信念,它将得到30nm以下。所以你在缩放之前在一个非常狭窄的窗口之前,你必须返回多图案解决方案。“

的确,这里存在一些技术上的挑战。与单一图案的EUV,目标是打印特色与紧球。这需要一个强大的EUV抵抗与正确的敏感性和剂量。

“剂量是通过光刻曝光系统在暴露时进行光致抗蚀剂的能量(每单位面积)的量。对于光学光刻,它等于曝光时间的光强度次数,“乳头菌,CTO的CTO,在Lithoguru网站上解释。

剂量在这一过程中起着关键作用。根据专家的说法,一个极紫外扫描仪的吞吐量与系统的极紫外电源捆绑,然后除以剂量。例如,根据ASML的数据,在30mJ/cm²剂量下,250瓦源的EUV扫描仪每小时的吞吐量为104至105片。

对于EUV,芯片制造商将在各种剂量下使用抗蚀剂,大致为30mJ / cm 2,40mJ / cm 2和80mJ / cm 2。低剂量通常为30mJ / cm 2或40mJ / cm 2,而80mJ / cm 2是更高的剂量。

在这两种情况下,存在一些挑战。“让我们说你有一个单独的图案euv,距离紧绷。这需要一个非常高的剂量。结果,你有一个低吞吐量,“麦克说。

好消息是,使用更高的剂量可以降低缺陷。用较低的剂量(30mJ/cm²),你会得到很差的结果。“在单一图案中,如果你尝试使用低剂量,你会得到缺陷,”他说。

具有更好的抗蚀剂,单图案化EUV可以打印具有没有缺陷的紧密功能,但这些抗蚀剂仍在研发中。即使有其缺点,有些人认为单图案也比替代品更有意义。“如果我在芯片公司领导EUV计划,我将追求抵制支持EUV单图案,”HJL的莱文顿说。“加倍剂量比双重图案好得多。”

像单图案euv一样,双图案化EUV也在挑战性。如果Foundry客户达到5nm,则需要双图案化EUV进行许多功能。

“我们一直计划它将从单一模式到双模式的EUV,”ASML的Lercel说。“人们使用的是单模版浸没光刻技术。然后,他们想出了如何做双重模式。所以你有EUV单图案。他们会尽可能地延长时间,然后他们会使用双重模式。就像双模式沉浸,它比单模式沉浸更昂贵。”

尽管如此,双图案紫外光是比193nm/多图案5nm更好的选择。Lercel说:“可能是6、7或8次浸没曝光,这是根本行不通的。”

双图案化EUV涉及将芯片图案分成两个更简单的掩模。根据ASML,然后将每个人印刷为单独的层。在FAB中,它具有与浸没/双图案相同的基本工艺步骤。在双图案化EUV中,这个想法是放宽特征的间距并使用更高的剂量。这涉及更昂贵的步骤,但它可能会减轻缺陷。

对于5nm处的金属层,根据IC知识和IC知识的,双图案化EUV的起始点是26nm间距电话。较大的触点和通孔将在5nm下使用单图案化EUV。

“制造业中EUV的方向将是轻松的俯仰。无缺陷打印的唯一方法是以较大的尺寸打印而不是你想要的,“弗拉蒂尼亚的麦克说。“这是约40nm的音调。如果你比38nm这样的40nm音高有点小于40nm,你就是在193nm沉浸的情况下与SADP做些什么。如果您可以使用单图案euv进行,与193nm的三重图案化相比,您开始进入有道理的经济领域。“

假设您希望使用双重图案化EUV的32nm音高。“所以你这样做了两次64nm球场曝光,你交织在一起。然后,为了获得零缺陷的64nm,您不需要那么高的剂量,“先进图案化主任Greg McintyreIMEC.。“在30mJ /cm²中可能会逃脱抵抗力。因此,如果从单个60MJ /cm²曝光到两倍30mJ /cm²,它是相同数量的光子。这只是一些额外的处理。

“所以,我们处于7nm和7nm +节点大致围绕的点,该节点将具有所有单一暴露的解决方案。麦金塔尔说,一旦超出这一点,你大多可能至少有三个你最具侵略性的金属层作为双重图案化方案。““这并不意味着单个图案并不重要。例如,您的最低金属水平可能位于需要双重图案的间距。但是,上面的金属层和成本节省的很大一部分仍然可以通过单图案化EUV来完成。我们所有这些都在做32nm的沥青或34nm的音高或无论它最终都是什么,它仍然对N5和N3甚至超越都很重要。您将有一些将在多图案中的层,这更昂贵但性能更高。“

无论如何,euv双图案有一些优点和缺点。“对多图案有兴趣。所以,你可以放松音调。随机问题更可管理。因为沉浸在这么长时间已经到达了,因此该行业对多图案来说非常舒适。这不是一个新技术。事实上,它确立了很好的,客户对它感到满意。在某种意义上,它更容易做多图案。你的设计已经设计为符合它,“林的明智说。

但它增加了方程式的成本和复杂性。“每次添加更多步骤时,都有更改。需要更多的工厂控制。想象一下,如果您有胶片厚度变化,那将显示在您的个人资料中的变体。这是更多的电影。通常有更多的周期时间。所有这些事情都加起来,“明智说。

还有其他挑战。“EUV并没有解决边缘放置错误问题。有两个问题。随着规模的不断扩大,放置的预算会越来越小。所以你需要自我调整的方案。EUV的另一个大问题是它的随机性。有一些随机失败的问题。它是随机的,LER(线边缘粗糙度)和纳米桥接和开放之间的过程窗口,”Uday Mitra说,蚀刻产品战略副总裁应用材料

“然后有效地,EUV沥青,EUV可以使用0.33A族来用于单图案化,类似于30S中间的东西。净效果是当您转到较小的节点时,您无法进行单次图案化EUV。你无法让我们说投球30nm。您必须使用EUV双图案。因此,您仅限于单图案跨越的非常短的跨度,然后它变成双重图案euv,“Mitra说。“双重图案技术已经存在很长时间。它可以很容易地与EUV扩展。最大的挑战是成本,因为EUV仍然是一个非常非常昂贵的过程。“

多图案选项
更复杂的是,有几种方法可以实现多模式EUV。其中包括:

  • 双模式EUV。这需要两个光刻和蚀刻步骤。
  • 自对准双图案(SADP) EUV。这使用一个光刻步骤,加上沉积和蚀刻步骤。
  • 混合方法。
  • euv与定向自组装(DSA)。DSA使用块共聚物自我对齐和创建模式。

每个方案都有其优点。“如果您可以使用间隔辅助的图案进行euv,您可以在那里限制EUV使用,那没关系。但是,如果您需要双曝光EUV为层的层或三倍曝光EUV,则变得非常非常昂贵,“Mitra说。

还有其他的方法来看待这个问题。“鉴于这些节点上的金属层基本上是单向轨迹,使用的双图形化方法很可能是带有切割掩模的自对齐过程,而不是LELE图形分裂。具有单一切割面罩的EUV SADP当然是一个选择。但要有效解决切割间距限制,可能需要更多的切割口罩(最有可能是选择性/自对准切割口罩)。”

然后,还有另一种方法来看这一点。“这取决于客户。对于一些客户来说,它可能是自我对齐的多图案。那是他们的面包和黄油。他们非常熟悉它。设计已经符合它,“林的明智说。“那么,一些浸没客户正在进行一定水平的Litho-蚀刻 - Litho-蚀刻 - 蚀刻。你可以用euv做同样的事情。你可以做2D设计。通过在轻松的球场使用两次通过,您的随机可管理。“

IMEC开发了一种混合方法,类似于四倍图案化EUV。“它正在使用EUV芯,然后进行双间隔工艺,以及自对准的光谱蚀刻 - 蚀刻工艺。这是SADP / LELE和一个自我对齐的块之间的混合动力,“IMEC的McINTYRE说。“总的来说,”SA / LELE“,提供了对过程的潜在控制的灵活性。我们在28nm间距的范围内显示了过程,并开始探测到16nm间距。“

DSA与EUV是另一种方法。“与双重图案化EUV相比,DSA和EUV的目的主要用于节省成本。我们的方法在使用多个图案策略的情况下,每小时昂贵的EUV工具时间的成本提供了大量节省。它还提供了基于多个EUV暴露的要求购买多个胶圈的成本的潜力,“新兴技术主任Mary Ann Hockey表示啤酒科学

那么,最好的多模式解决方案是什么呢?HJL的Levinson说道:“关于‘更好’的决定取决于一个人的衡量标准(可容忍的LER水平,预算等)以及阻力和来源。“我对EUV双图案有顾虑。它可能不是双重模式,而是三重模式。由于当前边缘放置误差的大小,与线/空间多重模式相关的切割或块掩模需要自对准技术。但这些方法可能需要至少两个切割或屏蔽口罩。”

显然,没有简单的解决方案。但一种方式或另一方面,该行业需要开始euv。它已经在R&D几年来展示它。只需替换一下门将是一个成就。

相关案例

EUV的新问题领域

EUV来了,但还有更多的问题

EUV面具准备挑战



5点评论

enchuan. 说:

关于LELE方法,如果2L(光刻)步骤之间的错位(覆盖层)的不一致将为图案化层造成一些麻烦,这使得与leele组合的预层对齐?

10957读者 说:

在最新的SPIE,纸张109570Q他们讨论了20nm是没有随机缺陷的最小稀疏金属线宽,因此在此设计规则中需要双重图案化EUV。

艾伦Rasafar 说:

leel,......将需要更多的高级计量
工作空间。EUV与先前一代具有复杂的ECO系统的先进光刻工具没有良好的路线图和策略,以验证它的性能。

拉吉 说:

是否存在使用EUV使用的缺点而不是SADP或LELE,即使半场间距为32nm,即使半间距也是如此。优势只是面具和降低成本

意义下 说:

对于触点,EUV具有随机性,缺陷密度超过100 / sq。厘米。

留下一个回复


(注意:此名称将被公开显示)