中文 英语

多芯片封装的粘接问题


在最先进的节点上的开发芯片的成本和复杂性上升是强迫许多芯片制造商开始将该芯片分解为多个部分,而不是所有这些都需要前沿节点。挑战是如何将这些分类的部分放回一起。当复杂的系统集成单片 - 在一块硅片上时 - 最终产品是一种妥协......»阅读更多

用虚拟处理加速工艺优化


先进的CMOS缩放和新的存储技术已经将越来越复杂的结构引入到器件制造过程中。例如,NAND存储器层的增加实现了更大的垂直NAND缩放和更高的内存密度,但也带来了高纵横比蚀刻模式和印脚缩放问题的挑战。独特的集成和模式方案有b…»阅读更多

回顾周:自动、安全、普适计算


Cadence表示,它已经优化了其Tensilica HiFi数字信号处理器IP,以有效执行微控制器TensorFlow Lite,这些微控制器被用于谷歌的edge机器学习平台。这意味着AI/ML边缘系统的开发者现在可以通过关键字检测、音频场景检测等ML应用在边缘设备上进行更好的音频处理。»阅读更多

走在边缘


Leti首席执行官Emmanuel Sabonnadière近日接受半导体工程(Semiconductor Engineer德赢娱乐网站【官方平台】ing)采访,畅谈人工智能(AI)、边缘计算和芯片技术。以下是那次谈话的摘录。SE:人工智能未来将走向何方?Sabonnadière:我坚信边缘人工智能将改变我们的生活。今天的微电子学是由80%的东西组成的。»阅读更多

利用虚拟制造加速工艺优化


作者:Joseph Ervin导演,半导体过程和集成LAM研究高级CMOS缩放和新的记忆技术在设备制造过程中引入了越来越复杂的结构。例如,NAND存储器层的增加已经实现了更大的垂直NAND缩放和更高的内存密度,而是导致高纵横比蚀刻图中的挑战。»阅读更多

在Si/SiGe CMOS技术中采用纳秒激光退火降低外部电阻


作者:1oleg Gluschenkov,1湖吴,1kevin Brew,2 Chengyu Niu,1兰宇,1Yasir Sulehria,1samuel Choi,22Curtis Durfee,1James Demarest,1Adra Carr,3shaoyin Chen,3Jim Willis,3 rumal Thanigaivelan,1fee-Li Lie,2Walter Kleemeier,以及1德国郭1IBM研究,257富勒路,奥尔巴尼,NY 12203,美国,电子邮件:olegg@us.ibm.com 2globalfoundries Inc.,奥尔巴尼,纽约,美国,3ultratech,一个部门......»阅读更多

在设计中更早地权衡功率和性能


优化消费电子产品的性能,功率和可靠性是一种工程壮举,涉及一系列基于收集设计将运行的使用情况的数据的权衡。通过域名专业知识以及设计团队的既定方法和透视,界面逐渐变化。结果,一个团队可以选择前沿des ...»阅读更多

随机过程变化对基本光子集成电路元件传输特性的影响


硅光子学作为一种很有前途的技术正在迅速崛起,它可以实现更高带宽、更低能量、更低延迟的通信和信息处理,以及其他应用。在硅光子学中,利用了现有的CMOS制造基础设施和技术。然而,硅光子学面临的一个关键挑战是缺乏成熟的模型来考虑已知的CMOS pr。»阅读更多

zeno半扩展片上内存


基于San Jose,基于SANIF.的启动ZENO半导体是测试修改和一个较小的过程节点,用于2016年推出的单晶机28nm SRAM芯片,这可能会增加片上CPU存储器的空间超过2.5倍。公司联合创始人兼首席执行官Yuniarto Widjaja。ZENO-1晶体管基于标准CMOS工艺,具有双稳定的双极性晶体管......»阅读更多

参数分析,毫米波nm CMOS传输线设计指南


本文主要研究纳米CMOS传输线作为分布式无源元件的设计及其在毫米波集成电路中的应用。分析了共面波导、屏蔽共面波导和接地共面波导等多种传输线的几何和电学特性。对各种线型的参数化分析是基于一种新的分析方法。»阅读更多

←旧的文章