中文 英语

5nm及以上的finfet的未来


虽然接触闸板间距(GP)和FIN间距(FP)缩放继续为FinFET平台提供更高的性能和更低的功率,但是控制RC寄生菌,并在5nm的技术节点上实现更高的晶体管性能变得具有挑战性。与IMEC合作,我们最近使用Semulator3D虚拟制作来探索最终的解决方案,以更好地了解......»阅读更多

突破2nm屏障


芯片制造商在最新工艺节点的晶体管技术方面继续取得进展,但这些结构内部的互连很难跟上步伐。芯片行业正在研究几种解决互连瓶颈的技术,但许多解决方案仍在研发中,可能在一段时间内不会出现,可能要到2nm时才会出现。»阅读更多

使用组合过程和电路仿真评估源排水EPI实施对逻辑性能影响的评价


在本文中,我们使用Semulator3D探索端到端解决方案,以解决包括电路仿真中的过程变化效应的需要。我们第一次使用BSIM紧凑型建模耦合Semulator3D以评估电路性能的过程变化影响。该研究的流程集成目标是优化TER中的高级节点FINFET的触点和间隔厚度......»阅读更多

设计可靠性


电路老化是由于终端市场的SWATH的强制性设计问题,特别是在预期节点芯片预期超过几年的市场中。一些芯片制造商认为这是一个竞争的机会,但其他人不确定我们完全了解这些设备如何年龄。老化是最新的最新问题,在Desig中进一步推动了»阅读更多

新的晶体管结构为3nm / 2nm


一些代工厂继续开发基于下一代门全能晶体管的新工艺,包括更先进的高移动度版本,但将这些技术投入生产将是困难和昂贵的。英特尔(Intel)、三星(Samsung)、台积电(TSMC)等公司正在为从今天的finFET晶体管过渡到新的栅极-全方位场效应晶体管奠定基础……»阅读更多

芯片的结构完整性


一个新的挑战即将到来,它可能会对芯片设计产生一些有趣的影响——结构完整性。自从引入了finfet和3D NAND,电子工程和机械工程之间的界限就变得模糊了。在最初的一些报道中,鳍片出现了坍塌或断裂,层与层之间的距离也变了,芯片制造商找到了解决的办法……»阅读更多

从FinFETs到gate -全能


当它们首次在22个NM节点商业化时,FinFET代表了我们构建晶体管的方式的革命性变化,芯片的“大脑”中的微小开关。与现有的平面晶体管相比,通过栅极接触的翅片,提供更好地控制在翅片内形成的通道。但是,Finfets已经达到了他们的实用程序的结尾......»阅读更多

处理阈下变异


为了延长电池寿命和降低能源成本,芯片制造商正在推进阈下操作,这给设计团队带来了一系列全新的挑战。虽然工艺和环境变化长期以来一直是先进硅工艺节点关注的问题,但大多数设计都在标准的“超阈值”制度下运行。相比之下,次阈值设计具有独特的变化……»阅读更多

生产力保持速度与复杂性


设计变得更大、更复杂,但设计时间却缩短了,但团队规模基本上保持不变。对于每个人来说,这是否表明生产率与复杂性保持同步?答案似乎是肯定的,至少目前如此,原因有很多。更多的设计和IP重用使用更多更大的IP块和子系统。此外,工具正在改进,而且…»阅读更多

用电子束检查发现缺陷


一些公司正在开发或运输下一代电子束检测系统,以减少先进逻辑和存储芯片的缺陷。供应商们采用了两种新的电子束检测系统。一种是更传统的方法,使用单电子束系统。与此同时,其他公司正在开发更新的多波束技术。两种方法都有…»阅读更多

←旧的文章