中文 英语

内部晶体管内


David Fried,半导体工程公司的首席技术官,接受了半导体工程公司的采访,讨论了集成电路产业、中国、规模、晶体管和工艺技术。德赢娱乐网站【官方平台】以下是那次谈话的摘录。SE:在最近的一次圆桌讨论中,您谈到了集成电路行业面临的一些重大挑战。你最关心的问题之一是……»阅读更多

用于低功率设计的tfet和/或mosfet


正如在12月的IEEE电子器件会议上所讨论的,研究了多种隧道晶体管(TFETs)的潜在设计。在最近的CS国际会议上,这个焦点继续存在。Nadine Collaert特别讨论了IMEC在InGaAs同质结器件上的工作。许多化合物半导体器件依赖于异质结。»阅读更多

除了Finfets之外的路径


虽然该行业可能会继续进一步找到扩展CMOS FinFET技术的方法,但在某些情况下,在不太遥远的未来,使得更快地,较低的电力IC将需要更多的破坏性变化。对于只有五到七年来的东西,有一个令人生畏的竞争技术。通过该过程的改进将有所帮助,来自E ...»阅读更多

电源/性能位:12月8日


降低晶体管开关功率电子学中最大的挑战之一是降低晶体管开关操作期间的功耗。然而,加州大学圣巴巴拉分校和莱斯大学的工程师们展示了一种新型晶体管,与最先进的mosfet相比,它的开关电压仅为0.1伏,功耗降低了90%以上。“steepn……»阅读更多

筑一道篱笆,挖一条隧道,建一座桥


未来10年,芯片制造商有三个主要选择。他们选择哪种选择取决于他们的个人需求、才能,以及他们认为对自己有多大影响的差异化程度和类型。这些选择大致分为三大类——围栏、桥梁或隧道。与其改变任何东西,整个生态系统可以坚持什么…»阅读更多

10nm后的是什么?


在28nm之前,半导体路线图是惊人的可预测的。每两年,你可以放心,在没有更多的原子左侧之前会缩小功能。两个大事和很多小事后,轨迹看起来更不确定。在大事方面是明显的罪魁祸首 - EUV延迟,以及由电线较薄引起的RC延迟。这是艰难的科学。亲......»阅读更多

一对一:亚伦中国农历新年庆祝活动之前更换灯笼内


德赢娱乐网站【官方平台】半导体工程坐下来讨论工艺技术,晶体管趋势和IMEC逻辑设备研发计划的工艺技术副总裁和逻辑设备董事。SE:Chipmakers正在升高16nm / 14nm逻辑节点,在研发中为10nm和7nm。10nm和7nm的当前时间表是什么?Thean:10nm正在进行中。我们会看到r ...»阅读更多

晶体管选项窄7nm


芯片制造商目前正在提高16nm/14nm节点的硅基finfet,并计划将同样的技术扩大到10nm。现在,业界正专注于7nm及以上晶体管的选择。有一段时间,主要的竞争者涉及几种下一代晶体管类型。目前,该行业正在缩小选择范围,有一项技术出人意料地受到了冷落……»阅读更多

权力上升到第一名


如今,几乎每一个关于半导体设计或制造的演讲——以及每一个使用先进技术的最终产品规格——都涉及到电力和/或能源。从概念到市场采用,它已经成为最持久、问题最多、当然也是谈论最多的问题。对话只会越来越响……»阅读更多

寻找下一个晶体管


在短期内,最前沿的芯片路线图看起来相当清晰。基于目前的finfet和平面完全耗尽绝缘体上硅(FDSOI)技术的芯片预计将缩减到10nm节点。但随后,7nm及以上的CMOS路线图就变得模糊不清了。该行业一直在探索一些下一代晶体管候选者,但突然间,一些技术……»阅读更多

←旧的文章