中文 英语

进入非易失性逻辑

技术离商业化还有很长的路要走,但它带来了一些有趣的新可能性。

受欢迎程度

正在进行研究基于铁电FET开发一种名为非易失性逻辑(NVL)的新型逻辑装置。

FeFETs在最近的行业会议上是一个非常有趣的话题,但是绝大多数的焦点都是在内存阵列中使用它们。然而,存储比特单元只是一个能存储状态的晶体管。这可以在其他应用程序中加以利用。

“非易失性器件(如FeFETs)如果能够与标准CMOS工艺相集成,将使许多应用成为可能,”Sagheer Ahmad说,他是该公司高级架构总监Xilinx.。“非易失性逻辑可用于某些相同的应用程序,其中嵌入式FPGA在ASIC中使用。它还可以实现嵌入芯片中的安全性的有价值的定制,如信任根系安全。“

NVL是一个通用的概念,不局限于任何特定的技术。“在这种情况下,你要寻找的是一个机械开关的电子等效物,”Rob Aitken说,他是麻省理工学院研究团队的研究员和技术总监手臂。“你翻转它,然后它就一直翻转。”

虽然能够在晶体管中存储逻辑状态的概念听起来很简单,但更困难的观察开始提出关于FeFET存储什么的问题。有很多关于如何使用这些晶体管的想法,其中一些甚至转向模拟领域。它们中有导致NVL的吗?

FeFET基础知识
feet以铁电材料作为栅极(或标准栅极的补充)。这意味着这一层,如果配置或编程正确,将有一个电偶极子。根据方向的不同,该偶极子将增加或减少晶体管的固有阈值电压。


图1:铁电材料将增加或减少本征晶体管阈值,给出两个阈值选项。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

Cerfe实验室负责研究的副总裁Lucian Shifren说:“你有在两种不同阈值电压之间切换的能力。”“这些阈值电压之间的差异是你的记忆窗口,”指的是两种记忆状态之间的差异。

即使不得不考虑门槛是国外的设计师,习惯于摘要逻辑。作为Aitken所描述的,“[使用FFET for NVL]涉及处理与实际设备的一堆问题,如”它们正在运行的电压?他们的v是什么T吗?它是如何被编程的?为什么你打开信号的时候它会翻动,而你关掉它的时候它不会?’”

挑战在于从这种低层次的抽象回到逻辑层次——可能与我们今天思考逻辑的方式不同。

使用简单:保存状态
NVL的一个明显应用是保存电路状态的快照。该快照将在uclowve下来,可能会更快地恢复,因为可以恢复状态而不是重新计算。

今天,这种作用是由所谓的“气球闩锁”。这些寄存器是由电池(或其他电源)外部供电的。通过装入气球寄存器,它们可以在断电时存活下来。这样做的明显成本是需要额外的电池,需要定期更换(或充电)。NVL将使这种电池变得不必要,节省成本,简化系统维护。

这也可以简化睡眠管理。“(系统)必须知道(休眠时)节省的电量是值得的,”艾特肯解释说,他指的是将系统置于休眠状态然后再唤醒的典型开销。“如果你有其他的方法,你可以睡一点点,并潜在地节省一些能量。”

FeFET会给我们这个概念上简单的能力吗?虽然看起来很明显,一个有存储能力的晶体管能够存储其状态,请注意,在FeFET中编程的不是输出状态,而是阈值。输出状态同时取决于输入和阈值。这并不是通过存储阈值状态来实现的,除非你有一个反馈电路,接收输出并强制阈值改变,从而保证通电时的输出状态。

进一步的分析表明,状态和阈值概念之间的紧张关系增加了一些复杂性。

玩两个门槛
简单地说,我们正在研究一种可以有两个阈值电压之一的晶体管。这可能会使我们思考逻辑的标准方式复杂化。

艾特肯指出:“即使设备工作得很理想,你仍然需要重新思考你是如何进行大量逻辑推理的。”我们的逻辑概念是由布尔代数所支配的,它假定有两种状态——真和假。标准的逆变器通过测量信号是否高于或低于阈值来判定输入,给出必要的两种状态。

但是,如果我们可以拥有两个阈值中的一个,那么事情并不是那么清晰 - 它取决于阈值谎言的位置以及选择了什么信号电平。它有助于考虑两个逻辑制度:较高的逻辑制度和较低的逻辑制度。较高的假设较高T;较低的假定较低的VT。对于这些中的每一个,我们都有一个逻辑高,逻辑低。这为我们提供了四个逻辑状态:高高(逻辑高,高V vT),高低,高低,高低。


图2:有四个逻辑级别,其中两个对应低阈值状态,另外两个对应高阈值状态。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

在一种情况下,我们可以有两个重叠的高输入范围和低输入范围的阈值——一个按照我们习惯的方式运行。可以想象这是一个有用的性能调整。对于不需要最高性能的操作,更高的VT可以选择,在一定程度上减慢速度,同时降低泄漏电流。


图3:两个阈值足够接近,以至于它们的范围重叠。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

只要编程时间足够短,就可以针对突发的活动动态更改此值。这就像是另一种实现动态电压/频率缩放(DVFS)的方法。Cerfe实验室的Shifren说:“我要么有一个会疯狂泄漏的晶体管,要么有一个泄漏更少、驱动电流更低的晶体管。”但这不是一个真正的逻辑函数。它是一个性能函数。

多级逻辑?
或者,逻辑水平可以被分离,这样高的低高于低的高。在这种情况下,输入不能在所有情况下运行在轨道上,复杂的电压产生。这也可以用于性能调优,但它提出了一个问题,即拥有两个不重叠的逻辑机制是否有实用价值。


图4:如果进一步分离,两个阈值可以建立两组不重叠的高低水平,有效地给出两个完全独立的运行机制。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

不像重叠的情况,你在两个模式中的一个中操作,每个模式只有两个级别,在这里你可以操作所有四个级别。这开辟了使用四元逻辑代替二元逻辑的可能性。因为范围没有重叠,所以在无噪声信号中没有模糊。

输出怎么样?
准确地说,输入如何与阈值相互作用本身就是一个有趣的问题,但它也提出了许多其他实际问题,尤其是一个标准的逆变器——具有标准或铁电门——将产生二进制输出。但我们用四个关卡来驱动它。这在输入端没问题,但如果这要驱动另一个类似的栅极,那么我们如何推导出合适的输出电压?

这里我们有两种可能。如果我们有重叠的范围,那么我们需要有一种方法来调整输出级别以符合其中一种模式。如果所有的晶体管都以相同的模式工作,这实际上意味着所有的输出都是电平移动的。如果不同的晶体管可以有不同的模式,那么您需要确保产生的输出电压符合下一个晶体管的输入水平。


图5:逆变器(这里示出为块,因为存在某些水平换档电路)必须产生用于下一阶段的适当电压。输入频带定义了非重叠案例中输入的范围。这可能使输出水平与输入电平不同。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

这意味着晶体管以一种输入模式工作,但可能产生另一种模式的输出。因此,说整个晶体管是在哪种模式下工作是没有意义的。

此外,如果输出驱动不止一个晶体管,并且被驱动的晶体管不都处于相同的状态,那么每条线路上没有电平转换器(而不是简单地在逆变器的输出上),事情就变得没有意义。


图6:一个逆变器在不同模式下驱动两个不同的逆变器需要产生两组单独的输出。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

对于非重叠范围,使用四元逻辑,就不再是生成高位和低位平移版本的问题了。现在需要产生四个独立的电平之一,这对逆变器来说并不明显。在四元逻辑中,倒置的概念变得不清晰,因为没有“相反状态”的简单概念。

更复杂的逻辑变得更加复杂,这表明要想让这成为一种有用的模式,就需要一种新的代数作为电路开发的基础。这种新的代数可以为一套全新的四层门提供信息。这可能更符合未来的非易失性计算理论吗?

编程晶体管的状态怎么样?
最后,必须能够改变晶体管的状态。这意味着使用高或负电压脉冲有效地编程或擦除晶体管。这在输入信号上产生了对另一个两个电压电平的需求。

这些电压必须保持在正常逻辑范围之外,但仍然保持在芯片上的电压范围内。Shifren指出:“当你引入更高的逻辑电压时,就意味着你必须拥有更高的编程电压。”“你可能会有逻辑混乱的问题。”

对于非重叠模型,这意味着有6种可能的电压可供选择——4种用于运行,另外2种用于状态变化。可能有一种方法可以分离栅极,并将编程电压放在不同的信号上,这将以牺牲额外的编程信号为代价来简化逻辑信号。但必须小心地进行,以确保输入门能够感受到编程门所改变的微域。


图7:一个完整的系统可能需要多达6个关卡:两种模式各2个关卡(总共4个),再加上2个编程关卡。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

改变状态的时机也很重要,这可能会限制这种重新编程的语义。如果重新配置非常缓慢,那么许多快速的、反应性的更改将是不可能的。改变状态必须以某种较慢的整体重新配置的方式来完成。

另一方面,如果状态更改可以快速完成——按照一般逻辑延迟的顺序(例如,在今天的技术上,几纳秒),那么使用这种方法的数量可能会增加。然而,尽管如此,还没有确切确定哪些东西可能有用。

研究了这些细节后,问题依然存在:这是非易失性逻辑吗?也许这是个有趣的逻辑。新事物是可能出现的,但它们必须足够强大,才能有额外的电路来管理所有关卡。那么,它的非易失性逻辑是否像人们认为的那样?

在这些对话中,我们忽略了一点,在所有这些情况下,我们存储的是阈值,而不是实际的信号状态。将阈值解释为与电路输出相关的一种状态需要更多的电路。否则,存储的是一个配置,而不一定是实际状态。

征服数码设计
今天的设计师使用抽象来创造巨大的逻辑。在设计数字电路时,没有人必须通过阈值究竟思考。RTL和PDK摘要这些细节。挑战是这些细节是前面和中心的FFET。“我们在FEFET空间中寻找的是基本架构,允许您保持这种抽象,”Aitken说。

“你希望能够以某种方式隐藏所有讨厌的东西,”他继续。“在理想的设备中,它将隐藏在逻辑操作层下方。你说,'哦,这是这件事,这是一个NAND门或逆变器或其他东西。我希望它采取现有逻辑的状态。然后,当我关闭它时,我只是希望它留在那里。“这可能会在RTL中爆发我们现在所做的大量。”

第一个问题是我们是否真正在处理NVL。如果我们是,那么我们就需要建立一套统一的抽象概念,让设计师能够快速、有效地实现这些新电路,并以实际电路所需要的量来实现这些电路。

“理想情况下,我们想创造CMOS.就像没有时钟或重置信号的门,它们没有某种说‘存储/不存储’的功能,”艾特肯说。“实际上,我们可能做不到这一点。”

然后有些东西感觉更像是模拟
其他可能的用途来介入具有可编程阈值的晶体管。虽然他们不会落在非易失性逻辑类别下,但讨论以逻辑开始的讨论通常在这里最终开始。

一个普遍的问题是,铁电晶体管作为一个组件是否可以改进模拟函数。虽然这个问题还没有得到回答,但我们可以想象用FeFET做一些非常具体的事情。“如果FeFETs起作用,那么它们将使许多迄今为止失败的模拟东西成为可能,”艾特肯说。

一个用途可能是过滤有噪声的信号。可以想象通过调整晶体管的阈值来阻断信号的杂散部分。这可能是一种早期使电路个性化的方法,以很好地应对特定的环境,也可能是一个动态过程,随着噪音的出现和消失而进行调整。


图8:可以稍微动态调整阈值以考虑输入信号上的噪声。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

当然,具体实施情况根本就不清楚。反馈路径有多长?谁在做决定,适应需要多长时间?那么需要多少额外的晶体管?

另一种用途可以在堆叠FFET中,逐渐增加阈值,用作ADC生成温度计代码的东西。据推测,这些阈值的编程将是电源校准步骤而不是持续的动态过程(尽管后者是可能的)。


图9:阈值逐渐增加的多个晶体管理论上可以作为ADC。晶体管噪声范围内的电压在实际考虑时可能会引起问题。资料来源:Bryon Moyer/Sem德赢娱乐网站【官方平台】iconductor Engineering

这里的想法是,电压并联地呈现给多个FFET。该电压低于一些及更高版本的阈值。那里发生了那个休息,那么就会给出数字结果。

使用FEFET for.神经形态计算已经被确定为一个很有前途的想法。神经形态网络可能会实现所谓的集成和发射电路。事实是,重复的、有限的编程峰值可能会达到阈值,逐渐改变阈值,这让人觉得它是在整合输入。到底什么是“解雇”还不清楚。

保持“逻辑”在“非易失性逻辑”中
FFET的可能性是令人着迷的。但是走太远,兔子洞,问题和并发症积累。很明显,我们今天认为许多概念需要一些重新思考。

似乎遗漏的是对NVL意味着什么的好评。计算在这种情况下是什么?例如,Shifren认为它会让我们远离一个冯诺米曼计算模型。

“我们已被困在冯·诺伊曼和二元挥发逻辑中45多年,包括真空管和BJT(双极连接晶体管),”他说。“这不仅仅是需要刷新的开关。它是顶部到底部。但是,没有交换机没有理由刷新。FEFET带来某种形式的NVL,但是那个NVL是什么?对于低功率有本质上的NVL?高性能更好吗?没人知道。”



发表评论


(注意:此名称将公开显示)