中文 英语
低功率高性能
的意见

3D-IC将深刻改变你设计电子产品的方式的十个理由

3D设计将迫使IC设计团队面对新的物理领域和挑战。

受欢迎程度

电子设计的历史是由不断发生的重大技术变革和伴随而来的业务重组所定义的。许多公司因为无法预测和适应这些强大的变革力量而失败和消失。因此,我并不是唯一一个相信现在是为电子设计流程、甚至是您的公司组织和划分设计团队的方式的下一个重大变化做好准备的时候。我相信,设计2.5D或3D多模堆栈很快就会出现在你身边的项目中,它将带你面对许多IC设计团队所不熟悉的物理领域和挑战。这一结论是基于Ansys等主要EDA解决方案提供商的真实市场数据,后者报告称,仅2020年开始,他们的多物理分析工具用于2.5/ 3d ic设计的数量就超过了过去10年的总和。

每一次设计技术的改变都是为了突破限制我们向更大更集成的系统发展的瓶颈。回顾半导体行业是如何适应这些早期的范式转变的,可以教会我们更好地理解和适应围绕3D设计的这个新拐点。


图1:半导体设计能力中技术瓶颈的历史,以及行业如何应对和改变以突破每次瓶颈。

到20世纪80年代后期,手绘原理图和手动RTL创作是利用摩尔定律的限制因素。该行业通过以无与伦比的规模和深度采用自动化来回应。EDA具有自动化突飞猛役的年龄,包括逻辑合成,静态时序分析和自动化的地方和路线阵列阵列ASIC设计流程。

在20世纪90年代,新的瓶颈是设计师的生产力,行业的反应是开发广泛的设计重用方法。知识产权(IP)领域诞生了,IP重用得到了所有EDA工具的支持,现在是每个SoC的标准组件。业务方面也重新调整以反映这一变化,行业巨头如Synopsys和Arm为所有IC设计提供关键的IP基础设施。

2000年代看到了一种技术平台,可以实现在<5GHz的数字设计中实现的时钟速度,这是阻挡计算能力的上升趋势。该行业通过拥抱并行和多核执行来反应。EDA工具不限于升级其算法以利用它们在微处理器中设计的非常平行性。

2010年代的最新转变是从电源管理的兴起到一阶关注,不仅仅是电池供电的应用程序,而是每个人,甚至包括高性能计算数据中心。这推动了技术向finfet、完全耗尽SOI和超低运行电压的转变。电子设计实践也同样转向了越来越重视低功耗设计和功率完整性签收作为关键技术。

这给我们带来了今天的新硅应用,如gpu、tpu和AI/ML芯片溢出最大的网线尺寸,并需要大量紧密集成的内存。这些高端系统能够实现其能力和性能目标的唯一方法是通过在一个插入衬底(2.5D-IC)上紧密集成多个骰子,或通过将骰子直接堆叠在彼此之上(3D-IC和HBM)。采用3D设计的不仅仅是高端产品。此外,还有强大的经济原因促使soc解体,成为需要集成在模对模基板上的异构小型模具集合。这种拥抱“插花”设计的举动还处于萌芽阶段,还不像更传统的2.5D和3D设计那样成熟,但目前正在经历大量的开发努力。3d集成电路设计师所面临的技术挑战正在极大地改变我们对如何设计芯片的许多假设。

以下是我认为在考虑2.5/3D-IC设计时应该考虑的十大主要问题:

  1. 封装和芯片设计者之间的组织壁垒需要消除。专业知识需要混合。
  2. 功率耗散和热分析将是可实现的系统密度的限制因素。它们成为主要的设计参数。
  3. 当长距离在3D基板上运行高速信号时,电磁耦合和非局部干扰成为主要问题。这对于短片内互连的问题较少,并且许多芯片设计人员不熟悉感应耦合。
  4. 通过更小的Microbumps和硅通孔(TSV)进行高电源电流是一种重大挑战,需要新的方法和非常仔细的供应网络分析。这是通过已经出现在芯片内的柱子的结构的逻辑扩展。
  5. 热机械应力和翘曲需要成为地板规划决策和可靠性验收的一部分,特别是在原型阶段。
  6. 对于构成多模系统(HBM,模拟模具,插入器路由,数字模具,再分布层(RDL)等)的许多不同元件的异构模型需要收集并表示在任何系统级别分析中。此类数据表示范围超出了大多数工具的能力。
  7. 更深入依赖硅原料提供3D包装技术,还将带来更正式的终点要求,这将为包装和董事会设计人员标志着重大变化。
  8. 即使是很小的模拟芯片也需要设计并符合3D系统集成的要求。理想情况下,这意味着低功耗、短期IO协议,而不是用于独立安装PCB的传统IO驱动程序。
  9. 容量:纯粹的系统设计大小将强调许多设计和分析工具的能力,并需要投资新类别的减少订单模型(ROM)。
  10. 所有这些效果的密切耦合和强大的相互依赖性将需要一种多体态集成,其远远超出了当前使用的每种物理学的离散解决方案。看到这一点芯片包系统物联网多物理分析实例的设计环境。

这些点中的每一个都在自己的权利中得到了整体讨论,但3D-IC今天在这里,它将几乎影响了EDA和系统设计流程的每一步。我相信投资的公司早期和最迅速适应这一新的电子设计范式将是在未来几年里收获最大福利和竞争对手的人。



3评论

Miek盖纳 说:

我已经看到了这个,然后打了15年。我同意你的观点,但是要添加的一件事是rf。这打开了另一罐蠕虫。在许多情况下,射频已经倒装芯片。它需要低地面电感和PAS良好的热量。我是35年的RF工程师。我在PCBS上工作,然后在AMKOR的封装中进行了RF系统,现在RF IC设计。我一直在双方,完全同意,墙壁需要在IC和包装设计之间取下。我看到了很多次,其中IC设计尽可能小,以降低成本,以推动包装成本。最好的设计是我在设计阶段早期工作时,IC设计师同时进行包装设计。 I did RF blocks embedded into the package.

Ronak Shah. 说:

有趣的阅读马克! !

Marc同化 说:

是的,RF Design是另一个强大的动机到3D设计。承诺被列出,它将促进RF部分可以在逻辑过程中使用优化技术的异构组件。这是指向小芯片的路径,但行业并不是那么真实的。

发表评论


(注意:此名称将被公开显示)