中文 英语

比赛更先进的包装

混合键打开了一个巨大的改进,在模对模的性能,但得到这不是微不足道的。

受欢迎程度

铜混合键合的势头正在形成,这一技术可能为下一代2.5D和3D封装铺平道路。

铸造厂,设备供应商,研发组织和其他人正在开发铜混合粘合,这是一种堆叠和债券在先进包装中使用铜到铜互连的过程。仍然在研发中,包装的混合粘合提供了比现有的堆叠和粘合方法更低的动力。但混合粘合也更难以实施。此外,现有技术可能比预期更新,推出用于混合粘合的插入点。

铜杂化键并不是什么新鲜事。从2016年开始,CMOS图像传感器供应商开始使用片对片混合键合技术发货产品。为此,供应商处理一个逻辑晶圆。然后,供应商用像素处理一个单独的晶圆。这两个晶片采用细节铜对铜的互连方式连接。单个芯片被切割在晶圆上,形成CMOS图像传感器。

混合键合的工作方式与高级封装几乎相同,但它更复杂。供应商正在研究一种不同的变体,称为模对晶圆键合,在该变体中,您可以在插入器或其他模具上堆叠和键合模具。"我们看到了发展模对晶圆混合键合的强劲行业势头,"美泰高级市场总监Stephen Hiebert表示克拉。“模对晶片混合键合的主要好处是它能够实现不同尺寸芯片的异构集成。”

此版本将高级打包到下一个级别。在今天的先进包装的一个示例中,供应商可以将多模DRAM堆叠集成在包装中,并使用现有的互连方案连接模具。通过混合粘合,DRAM模具使用细间距铜到铜互连连接,从而实现更多带宽。这种方法也可用于内存堆叠和其他组合的高级逻辑。

“它有很多不同应用的潜力,”Xperi的杰出工程师高桂莲(Guilian Gao)在最近的一次演讲中说。应用实例包括3D DRAM、异构集成和芯片拆分。

然而,这是一个具有挑战性的过程。芯片与晶圆混合粘合需要原始模具,先进的设备和完美的集成方案。但是,如果供应商可以使其工作,这项技术可能是高级芯片设计的吸引人选择。

传统上,为了推进设计,行业会开发一个系统片上芯片(SoC),将每个节点的不同功能缩小,并将它们封装到单片芯片上。但是这种方法在每个节点上都变得更加复杂和昂贵。虽然有些人会继续走这条路,但许多人正在寻找其他选择。获得规模化优势的一种方法是在传统的高级封装中组装复杂的芯片。采用混合键合的高级封装也是另一种选择。

GlobalFoundries、英特尔、三星、台积电和联华电子都在研究封装用铜混合键合技术。Imec和Leti也是。此外,Xperi正在开发一种杂交键。Xperi将技术授权给其他人。


图1:混合键合三维集成。来源:Xperi

许多包装选项
市场上有多种IC封装类型。一种划分封装市场的方法是按互连类型划分,包括线键、倒装芯片、晶片级封装(WLP)和通过硅通孔(TSV)。互连用于将一个模具连接到另一个包装中。TSV具有最高I / O计数,其次是WLP,倒装芯片和线路。杂交粘合,互连新人具有较高的密度,而不是TSV。

据TechSearch的数据,目前约75%到80%的封装是基于线键合的。一种金属丝粘合剂用细小的金属丝将一个芯片缝到另一个芯片或衬底上。电线粘接用于商品包装和记忆模堆积。

在倒装芯片中,通过不同的工艺步骤,在芯片顶部形成了一大片更大的焊锡凸起,或微小的铜凸起和柱状凸起。然后将设备翻转并安装在一个单独的模具或板上。凸起物落在铜垫上,形成一个电气连接。这些模具使用一种称为晶圆键合器的系统进行键合。

与此同时,WLP在晶圆上封装模具。扇出是WLP的一种类型。“(晶片级封装)使我们能够制造更小的二维连接,将硅晶片的输出重新分配到更大的区域,从而为现代设备提供更高的I/O密度、更高的带宽和更高的性能,”该公司的研究科学家Cliff McCold表示Veeco,在Ectc的演示文稿中。

同时,tsv用于高端2.5D/3D封装。在2.5D,模具堆叠在一个插入器,其中包含tsv。插入器充当芯片和电路板之间的桥梁,提供更多的I/ o和带宽。

2.5D和3D包中有不同的版本。高带宽内存(HBM)是一种3D封装类型,它将DRAM模具堆叠在一起。逻辑上的堆叠逻辑,或者记忆上的逻辑,正在出现。“逻辑上的逻辑叠加仍然不普遍。内存逻辑是未来的发展方向,”英特尔流程和产品集成主管Ramune Nagisetty表示。

在包装领域,最新的流行词是chiplets。小芯片本质上不是一种包装类型。有了芯片芯片,芯片制造商可以在一个库中有一组模块模具,或芯片。客户可以混合和匹配芯片,并在封装中使用模对模互连方案连接它们。

Chiplets可以驻留在现有的包类型或新的体系结构中。“这是一种架构方法论,”该公司业务发展副总裁Walter Ng说联华电子。“它优化了硅解决方案,以满足所需的任务。所有这些都有性能方面的考虑,无论是速度、热量还是功率。它还有一个成本因素,这取决于你所采取的方法。”

对于当今最先进的2.5D和3D封装,供应商使用现有的互连方案和晶圆粘结剂。在这些组件中,模具是用铜微凸点和支柱堆叠和连接的。基于焊锡材料,凸点和支柱提供了不同设备之间小而快速的电气连接。

最先进的微凸点/柱是40 ~ 36μm螺距的微小结构。音高指的是给定的空间。40μm间距涉及一个25μm铜柱,尺寸为15μm间距。

对于细螺距要求,该行业采用热压粘合(TCB)。TCB焊接器拿起一个模具,将凸点对准另一个模具的凸点。它通过力和热将凸点连接起来。

然而,TCB是一个缓慢的过程。最重要的是,铜突起/支柱正在接近它们的物理极限。一些人认为限制在20微米左右。

有些人试图延长凹凸度。Imec正在开发一种技术,使用今天的TCB可以实现10μm bump pitch。7μm和5μm正在研发中。

目前40μm凸距有足够的焊料来补偿流量的变化。“当缩放到10μm或以下时,就不再是这样了。在细微节距的微凸点中,电导率和良好的接头形成很大程度上依赖于TCB工具的准确性、不对准和倾斜以及焊料的变形量,”Imec的资深科学家Jaber Derakhshandeh在最近的ECTC会议上的一篇论文中说。

为了延长微隆起,Imec开发了一种金属间隔过程。像以前一样,微凸点仍然在模具上形成。在Imec的过程中,虚拟金属微凸点也会在模具上形成。假的凸起就像支撑结构的微小的梁。

Derakhshandeh说:“在3D模具到晶圆的堆积物中引入了虚拟金属间隔微凸点,以减少TCB工具的倾斜误差,并控制焊锡变形,这样在不同的粘合模具位置,电阻和粘合接头形成质量是相同的。”

什么是混合粘合?
在某些时候,Microbumps / Pillars和TCB可以用完蒸汽。这就是铜混合粘合融合的地方。在Microbump技术击中墙壁或甚至之前,预计将插入。

Microbumps不会很快消失。两种技术 - Microbumps和混合粘合 - 将在市场上有一个地方。这取决于应用程序。

不过,混合键正在获得动力。台积电(TSMC)是最积极的支持者,它正在研发一种名为“集成芯片系统”(SoIC)的技术。采用混合键合,TSMC的SoIC技术可实现10微米以下的键合间距。据称,SoIC的间距是现有方案的0.25倍。高密度版本可以实现超过10倍的芯片对芯片的通信速度,高达近20,000倍的带宽密度,和20倍的能源效率。

在2021年生产的Slated,SOIC可以实现微观音高HBM和SRAM内存立方体,以及类似3D类似的芯片架构。与今天的HBMS相比,“SOIC集成的DRAM内存立方体可以提供更高的内存密度,带宽和功率效率”,“M.F表示。TSMC的一名研究员在最近的一篇论文中。

台积电正在开发晶片间混合键合。晶圆键合本身并不是一种新技术,已被广泛应用MEMS.还有其他的应用。有不同类型的晶圆键合。“微电子和微电子机械系统的制造和封装依赖于两个衬底或晶片的结合,”中科院高级研究化学家肖柳表示布鲁尔科学在演示文稿中。“在微电子机械系统(MEMS)制造过程中,器件晶圆将粘接到另一个晶圆,以保护敏感的MEMS结构。直接键合技术如熔化键合和阳极键合,间接键合技术如金属共晶键合、热压键合和粘接剂键合是微电子工业中常用的方法。使用粘合胶粘剂作为两个基质之间的中介,可以进行灵活的处理,具有若干优点。”

铜混合键首次出现在2016年,当时索尼将这种技术用于CMOS图像传感器。索尼从Ziptronix那里获得了这项技术的许可,现在Ziptronix是Xperi的一部分。

对于此应用,XPERI的技术称为直接键合互连(DBI)。DBI在传统的Fab中进行,并且涉及晶片到晶片键合过程。在流动中,处理晶片,然后将金属焊盘凹陷在表面上。表面被平坦化然后激活。

一个单独的晶圆片经历类似的过程。这些晶圆采用两步连接工艺。它是一个介质对介质的键,然后是金属对金属的连接。

EV集团业务发展总监Thomas Uhrmann表示:“总体而言,晶圆到晶圆是器件制造的首选方法,在整个工艺流程中,晶圆仍处于前端晶圆环境。”“在这种情况下,用于混合键合的晶圆制备在界面设计规则、洁净度、材料选择以及激活和对齐等方面面临多重挑战。氧化物表面的任何颗粒都会引入比颗粒尺寸大100到1000倍的空隙。”

尽管如此,该技术是为图像传感器证明的。现在,其他设备在作品中。“计划遵循更多设备,例如堆叠SRAM到处理器模具,”Uhrmann说。

封装用混合键合
对于先进的芯片封装,该行业还致力于模对晶圆和模对模铜混合键合。这包括在晶圆上叠一个模,在插入器上叠一个模,或在模上叠一个模。

这比晶圆对晶圆的键合要困难得多。Uhrmann说:“对于模片-晶片混合键合,处理没有粒子加法器的模片的基础设施,以及连接模片的能力,成为一个主要挑战。”“虽然模具级的界面设计和预处理可以从晶圆级复制和/或调整,但在模具处理中出现了多个挑战。通常,后端过程,如切割、模具处理和在薄膜框架上的模具传输,必须适应前端清洁级别,从而在模具级别上允许高粘接率。

乌尔曼说:“晶圆对晶圆的工作正在进行中。”“当我看到工程工作和工具的发展(芯片到晶圆),这是一个非常复杂的集成任务。像台积电这样的人正在推动这个行业的发展。因此,我们将看到它。在生产过程中,更安全的港口声明将在2022年或2023年的某个时候发布。也有可能更早一点。”

用于包装的混合键合在其他方面是不同的。传统上,集成电路封装是在OSAT或封装公司进行的。在铜混合键合中,该过程是在晶圆工厂的洁净室中进行的,而不是在OSAT中。

与传统封装处理μm尺寸缺陷不同,杂化键对微小纳米尺寸缺陷非常敏感。需要一个晶圆厂级的洁净室,以防止微小的缺陷破坏过程。

缺陷控制在这里至关重要。“随着先进的包装过程越来越复杂,所涉及的功能越来越小,对有效的过程控制的需求继续增长。失败的成本是高的,因为这些过程使用昂贵的已知良好的模具,”Tim Skunes,研发副总裁说CyberOptics。“组件之间有凸起,形成垂直的电气连接。控制凸起高度和共面性对于确保堆叠组件之间的可靠连接至关重要。”

事实上,已知良好的死亡(KGD)是关键的。KGD是一个未包装的零件或满足给定规格的裸模。如果没有KGD,该计划可能会遭遇低收益或失败。

KGD对包装房屋很重要。“我们接受了裸露的模具,我们将它们放入包装中,以提供具有功能的产品。人们要求我们提供非常高的收益率,“工程与技术营销总监Lihong Cao说日月光半导体在最近的一次活动中。“所以,关于已知的好死,我们希望有一个良好的功能全面测试。我们希望它是100%的。”

尽管如此,模对晶片混合键合流与晶片对晶片工艺相似。最大的区别是,芯片使用高速倒装芯片连接器将芯片切成小块并堆放在插入器或其他模具上。


图2。Xperi的模对晶片混合键合流程。来源:Xperi

整个过程在Fab中开始,其中芯片在使用各种设备的晶片上处理。Fab的那部分被称为前端 - 线(FEOL)。在混合粘合中,在流动期间处理两个或更多个晶片。

然后,晶圆被运送到晶圆厂的一个单独的部分,称为生产线后端(BEOL.)。使用不同的设备,晶片在BEOL中进行单一的镶嵌过程。

单个镶嵌过程是一种成熟的技术。基本上,在晶片上沉积氧化物材料。在氧化物材料中图案化并蚀刻微小的通孔。使用沉积过程充满铜的通孔。

这反过来在晶圆的表面形成铜互连或衬垫。铜垫相对较大,在μm尺度上测量。这一过程有点类似于今天先进的晶圆厂芯片生产。不过,对于高级芯片来说,最大的区别在于铜互连线是在纳米尺度上测量的。

这只是整个过程的开始。这里是Xperi新的模到晶圆铜混合键合过程开始的地方。其他人使用类似或略有不同的流。

Xperi的模到晶圆工艺的第一步是使用化学机械抛光(CMP)对晶圆表面进行抛光。CMP是在一个系统中进行的,该系统使用化学和机械力对表面进行抛光。

在此过程中,铜垫在晶圆片表面轻微凹陷。目的是获得一个浅而均匀的凹槽,从而获得良好的产量。

CMP是一个艰难的过程。如果表面打磨过度,铜垫凹槽就会变得太大。在焊接过程中,有些焊盘可能不连接。如果打磨不够,残留的铜会造成电短路。

有一个解决办法。Xperi已经发展了200mm和300mm CMP能力。Xperi工程副总裁Laura Mirkarimi表示:“CMP技术在过去10年里取得了显著进步,围绕设备设计、泥浆选择和过程监控进行了创新,实现了精确控制过程的可重复和稳健。”

然后,硅片经过测量和表征表面形貌的计量步骤。原子力显微镜(AFM)和其他工具被用来表征表面。原子力显微镜使用一个微小的探针来测量结构。此外,还使用了晶圆检测系统。

这是该过程的关键部分。“对于混合粘合,镶嵌垫形成后的晶片表面的轮廓必须用亚纳米精度测量,以确保铜焊盘满足要求凹陷或突出要求,”KLA的HIEBERT说。“铜混合粘合的主要过程挑战包括表面缺陷控制,以防止空隙,纳米电平表面轮廓控制,以支持鲁棒混合键焊盘接触,并控制顶部和底部模具上的铜焊盘的对准。由于混合键间距变小,例如,在晶片到晶片流量下小于2μm,或者在模具到晶片流动中小于10μm,这些表面缺陷,表面轮廓和键合焊盘对准攻击变得更加重要。“

这可能还不够。在此流的某个时刻,有些人可能会考虑探测步骤。“直接探测铜垫或铜凸点,传统上被认为是不可能的,”该公司高级副总裁艾米·梁(Amy Leong)说形状因子。“主要关注点是如何在探头尖端和凹凸之间进行稳定的电接触。”

为此,FormFactor开发了一种基于mems的探针尖端设计,名为Skate。结合低接触力,尖端轻轻突破氧化层,使电接触凸点。

更多的步骤
在测量步骤之后,晶圆要经过清洗和退火过程。退火步骤是在一堆晶片和模具在上面的批量过程中完成的。

然后,使用刀片或激光隐形切割系统将芯片切割到晶圆上。这反过来又创造了个人为包装而死。模具成形工艺具有挑战性。它会产生颗粒、污染物和边缘缺陷。

“对于芯片晶圆混合粘合,晶片切割和模具处理为必须管理的粒子生成添加额外的源,”KLA的HIEBERT说。“由于其颗粒污染水平低得多,因此血浆切割是对模具杂交混合键合方案的探索。”

接下来的键合步骤。在操作中,倒装芯片粘合剂将直接从切割框架挑选模具。然后,系统将管芯放在主体晶片或另一个模具上。两个结构立即在室温下粘合。在铜混合键合中,使用介电与介电键合粘合碎片或晶片,其次是金属 - 金属连接。

这一过程提出了一些挑战,即对准精度的粘结剂。在某些情况下,对准精度在几个微米的数量级。工业界需要sub-μm的能力。

“虽然模具对齐和吞吐量是一个工程挑战,倒装芯片键合器已经取得了巨大的进步。在对所有人保持同样的清洁水平的情况下处理模具仍然是一个挑战,”EV Group的乌尔曼说。“晶片间的键合技术正在向小于100nm覆盖层的要求发展,因此符合先进节点的要求。对于模对晶片,通常在精度和吞吐量之间有一个依赖关系,较高的精度被较低的人口吞吐量所权衡。由于该工具已优化后端工艺,如焊接和热压焊,一个1µm规格是足够好的很长一段时间。由于精确度和设备清洁度,混合模对晶圆键合改变了设备设计。新一代工具的精度将远远低于500nm。”

该行业已准备好迎员者。在ECTC,是半导体(BESI)介绍了一种新的混合芯片到晶圆粘合剂原型的第一个结果,最终规范目标为200nm @3σ,ISO 3洁净室环境,300mm晶圆基材。

“该机器包括组件晶片台(下方工作区域),基板晶片台和两个镜面拾取系统(包括鳍状孔,相机和移动键合头)在一个基板上同时工作,并且组件晶片双倍吞吐量,“BirgitBrandstätter,R&D的资助经理在本文中。

该机器具有输入级,其中插入了用于基板(主机)和组件晶片的杂志。这些进料到机器的工作区域。主体晶片被运送到“基板表”。部件晶片被输送到位于“基板表”下方的“晶圆台”。从部件晶片拾取并放置在基板晶片上的模具。

“取放周期始于用晶圆相机对晶圆片上的组件进行识别。一个单独的芯片被选中,用弹射针弹出,用脚蹼捡起(左或右),翻转,转移到(相应的一边)的拾取和放置工具,”Brandstätter说。接着,搭接头将模具移动到向上看的(组件)摄像机上,摄像机确定了模具在取放工具上的确切位置。此后,键合头移动到基板位置,基板(向下)摄像机检测基板上的准确键合位置。亚微米对准执行压电驱动,和原位对准精度运动期间使用进一步优化模具位置。最后,合模头根据所选的合模力和合模延时将模具置于合模位置。对左右两侧进行并行循环,直到基底完全填充为止。”

根据该公司的说法,机器根据生产流程改变基板和部件晶片。根据公司的说法,为了实现高精度,新的对齐和光学硬件,可以推出快速,强大,高精度的对齐。

尽管如此,这场战斗还没有结束。对齐误差可能是表面。缺陷可能会播出。与所有设备和封装一样,混合粘合的2.5D和3D封装可能会接受更多的测试和检查步骤。即便如此,一个坏死甚至可以杀死包裹。

结论
显然,混合粘合是一种能够实现技术。它可以产生一类新的产品。

但客户需要权衡各种选择,并深入挖掘细节。这并不像听起来那么容易。



2的评论

格雷琴帕蒂 说:

模具与插入者的铜混合粘合不再是研发;它在商业上进行。

塞缪尔·莱斯科 说:

通过精密控制CMP的模具平整度变得非常重要。基于白光干涉法(WLI)的光学剖面仪可以用µm的横向分辨率覆盖全模具,同时保持亚纳米的垂直分辨率来绘制所有热点、碟形/侵蚀。它在这方面与AFM是互补的,但需要更大的视场才能达到更好的范围。

留下一个回复


(注意:此名称将公开显示)