中文 英语

隧道FET在缩放比赛中出现

由于电压可能低于0.5伏,TFETs是5nm超低功耗应用的有力竞争者。

受欢迎程度

许多芯片制造商表示,在可预见的未来,传统CMOS的规模还将继续扩大,可能扩大到5nm节点,甚至更远。

事实上,芯片制造商已经绘制了朝向5nm节点的路径,但不用说,行业面临着沿着道路的众多挑战。目前,5nm的领先晶体管候选者是通常的嫌疑人-III-V FinFet;门全面;和纳米线。但突然,势头开始为另一个新兴候选人建造:隧道场效应晶体管(TFET)。

CEA-Leti, IBM, Imec, Intel和其他公司都在积极研究TFETs,这是有原因的。目前的目标是5nm, TFETs是陡峭的亚阈值斜率晶体管,可以将电源电压降至1伏以下,甚至可能低至0.5伏以下。fet类似于今天的mosfet,但fet实际上是一个利用电子隧穿技术的门控二极管。理论上,与当前和未来的finfet相比,TFETs可以在更低的电压下开启和关闭。

“TFET是一个热门的领域,”IMEC逻辑计划主任Aaron Thean说。“如何制作可以击败每十年秋千的60毫伏的交换机的大挑战。隧道FET可以打破这种障碍。在主体上,TFET实际上可以低于室温下每十年挥杆60毫伏。这就是为什么有很多兴趣。“

在未来,TFETs可能是低功耗应用的理想选择,包括一个新兴领域,近阈值计算。“很多人都把接近阈值的计算作为一种从系统方面解决电力问题的方法,”Thean说。“我们的想法是降低电压。我们说的是0。5伏特或更低。TFETs可能成为这一领域的主要竞争者。”

将TFETs投入生产说起来容易做起来难。像未来的finfet一样,tfet可能需要III-V材料、纳米线和其他复杂技术。应用材料公司晶体管技术组的高级主管亚当·布兰德说:“这些设备朝着行业正确的方向发展,但功能演示还没有出现。”“要让这个设备工作,还有很多问题需要解决。”

TFET嗡嗡声
多年来,TFETs主要是大学技术论文和研究的主题。例如,在实验室中,宾夕法尼亚州立大学(Pennsylvania State University)和圣母大学(University of Notre Dame)最近展示了InGaAs/GaAsSb TFETs中交错和断裂的间隙隧道连接。

2010年,欧洲启动了所谓的“更陡峭”项目,该行业开始认真对待TFETs。该项目涉及到TFETs的开发,包括欧洲半导体协会- leti、EPFL、GlobalFoundries、IBM、英特尔等。

在过去的两年里,IBM和英特尔在实验室中展示了他们的第一个TFETS。在即将到来的IEEE国际电子设备会议(IEDM)在12月,IMEC,Intel等预计将在TFETS上展示他们最新的结果。IMEC将描述垂直TFET,而英特尔将推出新的设备 - 共振TFET(R-TFET)。

TFETs可以在2D和3D配置中出现。它们可以基于大块CMOS或绝缘体上硅(SOI)技术。理论上,TFETs可以解决一个主要问题。一般来说,今天的mosfet,通过发射超过一个能量势垒,被限制在60 mv / 10,使他们难以按比例低于0.5伏。

fet是一个反向偏置的pin -门控二极管。tfet利用带对带隧穿电子通过一个势垒,而不是像在mosfet中流过一个势垒。

与FinFET相比,TFET具有一些优点和缺点。“今天,Finfets正在推动大量的电流。他们做得很好,“IMEC的Thean说。“如果你看看TFETS,他们不会熄灭很多电流。事实上,它们的目前很短。但是当您开始降低电源电压时,我们正在谈论Sub-0.5伏,那么TFET会赢得的政权。然后,FinFET和纳米线开始掉出比赛,因为子阈值摆动不够陡峭。“

5nm竞争者
这很难预测,但行业可能会看到各种各样的芯片架构生产的5nm节点,如3D设备,III-V finfet, gate-全能,也许是fet。

所有的未来技术都面临着几个挑战。“带有垂直俯仰的全能门看起来非常有趣。但如果我们和设计师们(谈论全方位门户),他们会疯掉的。他们不需要知道如何利用所有这些功能进行设计,”Imec首席技术官Jo De Boeck说。“(III-V) finfet还在研发阶段,但还不能生产。在绩效方面的承诺还有待观察。”

De Boeck说,tfet有一些集成问题,但它们看起来很有前途。他说:“正如我们所看到的,TFETs将在超低功耗领域找到自己的位置。”

英特尔,一个人对该技术具有敏锐的兴趣。两年前,英特尔描述了具有子60mV /十年切换的Ingaas TFET。“有几种类型的TFETS,”技术和制造集团副总裁Michael Mayberry表示,英特尔的成分研究总监“TFET是一种更直接的技术,但仍有很大的挑战。”

在即将举行的IEDM会议上,英特尔将介绍一种具有9nm纳米线的双门控异质结fet。此外,英特尔还将介绍r - fet,一种能够实现亚9nm栅极长度的器件。据说r - fet有一个25mV/decade, Vdd=0.27V。

英特尔的TFETs是基于批量CMOS的。相比之下,CEA-Leti描述了一种基于完全耗尽SOI (FDSOI)工艺流程的fet,其特点是高k/金属栅极方案和应变硅锗。还有一些人正在研究垂直或3D TFETs。去年,IBM展示了一款具有创纪录高电流的InAs-Si垂直异质结隧道二极管和斜率为150mV/ 10年的TFETs。

同时,在即将到来的IEDM上,Imec将描述一种异质结垂直fet或VTFET。Imec的Thean说:“我们已经演示了锗源异质结器件或硅上锗源。”“这是垂直的。为什么是垂直的?我们设想在5nm节点及以后,将没有太多空间进行常规布局。垂直发展给了我们优势。我们可以选择性地转换任何硅柱,并使用这种方法选择性地生长不同类型的器件。”

不要指望短期内会出现这种技术。“fet的目标是5nm,至少在Imec的路线图上是这样,”他说。“它会为7nm节点做好准备吗?”前景并不光明,因为还有很多基本问题。”

下一步是什么?
美国圣母大学(University of Notre Dame)的电子工程教授艾伦·西博(Alan Seabaugh)说,实际上,将TFETs投入生产还面临着一些挑战。“有了新材料。你在这些系统的栅极介质方面没有多少经验。你还必须让n和p通道同时工作,”Seabaugh说。

虽然行业仍然遭受这些挑战,但研究人员现在超越了当前的TFET。“大学现在正在看着III-V TFET后发生的事情,”Seabaugh说。“如果您真的认为在陡峭的设备中想要什么,可能不是我们所知道的半导体材料。这些是2D或单原子层材料中的一些,如石墨烯或一些二硫代硫胺化物,例如二硫化钼和钼碲酸盐。最终,这些材料可能是TFET的选择。“

当然,选项取决于给定的应用程序。“你必须考虑大约20年或25年,”他说。“我们想做什么?我们希望能够真正降低电压的技术,这可能足够低,可以用清除剂进行计算。我们不会在没有一些大突破性的情况下做到这一点。“



2评论

[...]是有吸引力的,因为它们是陡峭的子阈值斜坡装置,以及来自今天的MOSFET的进化步骤。旋转基于或纳米磁性技术[...]

在5nm处,两种技术——栅-全能场效应晶体管和隧道场效应晶体管(tet)——正处于微弱的领先地位。考虑到最终的CMOS器件在静电方面,[…]

留下一个回复


(注意:此名称将公开显示)