中文 英语

谁从复杂性中获益

系统级工具正在起飞,并且随着收入增加而变得更好。

受欢迎程度

工具供应商的利润越来越多地来自过去表现相对较差的部门,这既反映了芯片设计的复杂性的提高,也反映了工具本身的重大改进。

功率、内存拥塞、进程变化等高级节点效应的影响,电迁移和rc延迟互联而电线和软件的爆炸式发展——所有这些都在同样或更紧密的市场窗口内——在每个层次和几乎每个组织都能感受到。它们正在移动设备和企业服务器的工程团队中引起焦虑,它正在改变诸如模拟,模拟,并建立主要的利润中心,现在可以证明在研发上的重大投资是合理的。

虽然工具供应商的利润始终是最先进的节点最大的,但它已经近二十年来用于一些这些工具和方法来真正滚动。延误有几个主要原因:

•直到最近,这些工具还没有足够的马力来为供应商的投资提供商业案例。对于大多数设计来说,模拟已经足够好了,而当它出现缺陷时,我们便需要在最后一分钟的合同基础上投入更多模拟器和人力。这种方法在45/40nm时开始失去动力,特别是在finFET的出类拔萃。
•尽管人们总是对高层建模感兴趣和关注,但对其准确性和抽象出来的内容也存在一定程度的不信任。这种不信任随着模型的复杂性而增加。模型所显示的最佳采用是相对狭窄的部分,如明星IP,在那里它们可以针对各种条件和使用模型进行充分描述。但即便如此,情况也开始发生变化。
•专家和专业知识的文化是设计自动化发展的核心。芯片制造商往往更信任人而不是工具,这使得自动化的采用相对缓慢,而在45/40nm之前,设计公司能够在更多的地方获得成功。但是复杂性已经超出了人类的理解范围。再加上在设计周期中更早开始软件开发的需要,如果没有仿真、高级仿真、FPGA原型和至少一些高级建模,就不可能保持竞争力。

这在很大程度上改变了工具方面的盈利等式,而在这场游戏中,赌注也相应地上升。导师图形节奏最近都推出了虚拟模拟,这允许在必要时添加更多的处理能力。与此同时,Synopsys对此一直积极推进软件工具和原型设计。

这些举措背后的信息是,如果能够妥善管理,复杂性对每个人都是有利的;如果管理不当,复杂性对每个人都是不利的。

“我们看到了两种正在使用仿真的SOC,”导师图形仿真部门的营销总监Jean-Marie Brunet说。“在一个桶中是SOCS,依赖于USB或PCI Express等标准接口。它们是一组复杂的接口,但它们是标准的,并且您可以对复杂SoC任务的模型进行高度的信心。第二个涉及复杂的SOC,其中接口具有略微修改。这些公司不分享他们的核心IP,因此难以模拟,需要花费大量时间。在第一个桶中,比赛是为了努力做SOC的速度并验证它。在第二,它是一个更困难的环境,以捕捉到虚拟世界的物理目标和桥梁。它需要大量的建模化。“

这也会导致一系列问题。有些工程组织能够适应这种变化,有些则不能。

“这不是一个自然发生的转变,”布鲁内特说。“1号桶推动了巨大的标准化。我们在这个季度看到了新的协议,所有的IP提供商都被迫停止并开发模型。这是一个自我实现的生态系统。第二个挑战是迫使EDA厂商提供更多的解决方案。”

IP供应商确实在开发模型。手臂购买碳设计系统10月份由于其建模技术,可用于更快地验证设计中的ARM核心。

ARM开发解决方案组模型技术总监Bill Neifert (Carbon前首席技术官)表示:“从历史上看,由于所采用的设计方法,建模对于移动行业的公司来说非常重要。”“针对其他面向消费者市场的SoC设计日益复杂,这推动了进一步的采用。准确和早期的建模将带来设计效率和更快的进入市场的方式,我们已经在服务器和企业部门看到这一点。”

收购Carbon对Carbon和ARM都有好处。一方面,它使Carbon公司比过去更早地接触到ARM的设计——有时甚至提前一年——并且使ARM能够在新核心和软件到达客户之前开发出复杂的、经过充分测试的模型。这有助于减少一些复杂性,特别是SoC集成,因为详细的IP描述已经被整合到这些模型中,并加快了上市时间。

第二选择?
这里不太明显的是,多年来被搁置一旁的工具已经在很大程度上拯救了我们,因为从来没有为软硬件协同设计或一键验证开发过优雅的解决方案。这些通常都是蛮力解决方案,这些解决方案所提供的力量使它们非常受欢迎。

“仿真实际上是另一种软硬件协同设计的方式,到目前为止还没有人提出一种复杂的方式来实现这一点,”Mike Gianfagna说,他是该公司的营销副总裁eSilicon。“你希望所有东西都有一个指令和周期精确的模型,并且能够在软件中实现。现在你必须设计和调试芯片,然后设计和调试芯片的模型。没有别的办法。而且没有一种模式可以用来做软件。”

持这种观点的不止他一个人。并不是所有的事情都像十多年前承诺的那样顺利,这就把重点重新放在了更好的处理能力和吞吐量上。最大的变化是计算能力和虚拟化的可伸缩性,这意味着计算资源可以被分散在不同地点和时区的组共享。

Cadence系统开发套件产品营销组主任Frank Schirrmeister说:“我们需要在使验证更智能方面取得突破。”“在这样做的同时,我们感谢仿真和系统级建模,这两者都可以帮助解决这个问题。复杂性已经变得如此之大,以致于错误是不可避免的。你可以忽略的东西太多了,这就是为什么你需要更全面地看待这个系统的能力。”

历史上的型号是设计团队的混合袋。对于STAR IP,例如处理器或标准界面,这些模型定义很好。至少部分地到期,这是它们在更多设计中使用的事实并用于多个多种硬件。

“模型的问题是新的内容和不同的装配,”斯波马斯特说。“如果你以不同于过去的方式放在一起,它可能会破裂。”

繁荣的时间
然而,不断上升的复杂性,对软件更快的强调,以及更紧凑的设计日程安排,让工程团队几乎没有选择购买更快的工具,而把重点放在已被证明可以工作的更高的抽象级别上。随着采用的增加,人们对新工具和方法的熟悉程度以及对这些工具的试验程度也在增加。这反过来又推动了更多的销售。销售的增加促使工具供应商投入更多,竞争更激烈,这反映在易用性和新标准等新功能上。

“仿真器的新使用模式实现了更广泛的用户仿真基础,而不是过去,”硬件部门总经理Zibi Zalewski说:Aldec。“我们都记得传统的比特级加速如何工作。实际上很难实现良好的加速,特别是模拟消耗测试台。还难以重复使用经典的测试台来与仿真器连接,这通常通过交易消息进行通信。随着在测试台开发中采用交易水平方法,事情正在发生变化。UVM的增加使用是弥合模拟器和仿真器之间更容易集成的差距。一旦我们实现了UVM,或者通常,交易级别测试台,可以与仿真器连接并从其提供的速度中受益更自然。测试台与用于连接的附加功能层仍然相同。这种仿真模式是硬件开发人员的理想选择。他们的测试台被重复使用,并且通过模拟器中提供的非常高级调试实用程序加速模拟。“

其结果是模拟器的受欢迎程度大大提高,并且越来越依赖于工具供应商的销售。在本季度发给分析师的一份声明中,门托董事长兼首席执行官沃利•莱茵(Wally Rhines)将季度销售额的下降部分归因于用户评估新设备时仿真销售出现停滞。

软件的影响
软件团队一直都是仿真的忠实信徒,但是直到最近他们都没有购买它的内部资源。即使在五年前,软件工程师在硬件工程团队熟睡时使用模拟器的故事也并不少见。但随着软件越来越多地与硬件设计结合在一起,这类故事变得越来越不常见。其结果是更快的设计,以及更好地整合这两个世界。

Zalewski说:“软件团队一直在使用虚拟模型和平台测试软件,通常在整个SoC或子系统的RTL代码可用之前就开始了项目。”为了将软件测试移植到硬件上,每个人都必须等待设计师提供硬件可实现的代码,然后在仿真或原型中运行它。这意味着软件和硬件团队是分开工作的,soc级的验证主要发生在原型阶段。为解决项目前期soc级测试问题,缩短项目验证时间,引入了虚拟环境/模型与仿真器的集成。由于SoC的一部分是可用的虚拟模型,而其余部分是RTL,其想法是连接这两个世界,并提供比过去更早的SoC级验证。这使得更多用户能够访问整个SoC或主要子系统。”

不过,这并没有完全抑制对资源的抱怨。Cadence的Schirrmeister表示,软件团队总是抱怨模拟的速度,这对他们来说永远不够快,或者FPGA原型,它运行得更快,但需要更长的时间来启动。

Schirrmeister说:“软件在速度方面是无法满足的。“但这里的关键是软件需要能够与硬件对话,并且在每个新节点上,仿真需要运行越来越多的周期。即使是边缘节点,虽然它们可能很小,但它们确实与周围的系统相互作用。”

结论
随着仿真、FPGA原型、甚至高级和专门仿真的销售,越来越明显的是,没有人知道如何利用抽象,使相同的硬件能够满足需求。游戏中存在太多的变量,需要做出太多的改变,并且过于强调做不同于竞争对手的设计。

这就把责任推回到了更强大的马力、更有限的抽象以及将所有这些融合在一起的方法上。虽然它并不完美,但它确实能更快地完成工作——而且越来越多地用于设计中的更多元素,包括软件。回到过去,这些方法似乎是次优选择。但是设计一直是一个不断发展的过程,从长远的角度看,这些越来越像是管理设计复杂性的最佳选择,确保硬件和软件都能正常工作,并为工具供应商建立一个迟来的方向,以便他们能够继续完善和改进这些选择。



留下一个回复


(注意:此名称将公开显示)